Circuit Design of Synchronizing Devices Within High-speed Data Services

 
Makarevich A.L., Sokovnich S.M., Tokar M.S. (Pridnestrovian State University)
 
Abstract - The correctness of the information transmitted by information and communications systems and networks is largely determined by the quality of the synchronization system. The optimal circuit design for the construction of synchronizing devices and the entire system for maintaining synchronous operation, in this case, is of a crucial significance. In the research, we analyze and summarize the results of circuit simulation for several variants of the construction of synchronizing devices components, implemented within the framework of classical CMOS technology and circuit technology. The implementation of the proposed solutions on CMOS transistors with submicron design rules will require only the usage of new transistor models, which parameters are determined by a group of technological operations of their manufacturing process and inherent structural and technological limitations. This article describes methods of designing PLL components using SPICE models for CMOS transistors with design standards 1 – 2 µm (the model proposed by us) and 90 – 45 nm from Microwind. We propose classic circuit solutions to implement PLL components on bidirectional switches and inverters. The model from Microwind was supplemented by some important parameters. This made it possible to obtain simulation results close to real and well consistent with literature data.

Keywords - phase-lock-loop frequency control (PLL), PLL components, phase-lock detector (comparer), SPICE models of PLL components, signal transmission, synchronization, timing extraction.

Схемотехника устройств синхронизации в сетях высокоскоростной передачи данных

 
Макаревич А.Л., Соковнич С.М., Токарь М.С. (Приднестровский государственный университет им. Т.Г. Шевченко, г. Тирасполь)
 
Аннотация - Правильность передаваемой информации инфокоммуникационных систем и сетей в значительной степени определяется качеством работы системы синхронизации. Оптимальное схемотехническое решение при построении устройств синхронизации и всей системы поддержания синхронной работы, в этом случае, имеет принципиальное значение. В работе приводится анализ и результаты схемотехнического моделирования нескольких вариантов построения компонентов устройств синхронизации, реализуемых в рамках классической КМОП технологии и схемотехники. Реализация предлагаемых решений на КМОП транзисторах с субмикронными проектными нормами потребовала лишь использования новых моделей транзисторов, параметры которых определяются совокупностью технологических операций процесса их изготовления и конструктивно-технологическими ограничениями.

Ключевые слова - Фазовая автоподстройка частоты (ФАПЧ), компоненты ФАПЧ, фазовый детектор (компаратор), SPICE модели компонентов ФАПЧ, передача сигналов, синхронизация, выделение тактовой частоты.