Development of Resynthesis Flow for Improving Logical Masking Features of Combinational Circuits

 
Nadolenko V.V., Telpukhov D.V., Bitkov U. (IPPM RAS)
 
Abstract - the following paper is devoted to the elaboration of resynthesis flow for combinational circuits in order to improve fault tolerance. Sensitivity factor which is an average number of unreliable components is used as a metric for circuit's vulnerability to single event transients (SETs). Resynthesis algorithm initiates an iterative process of improving a part of original circuit by substituting it with a functionally equivalent subcircuit of alternative structure providing better masking features. Subcircuit optimization with respect to its reliability doesn't necessarily involve redundancy. Actually, redundant structure may not provide the best result. Each subcircuit is evaluated separately in order to speed up the process. Input pattern probabilities and output observabilities are used during the evaluation to simulate the environment influence. Proposed algorithm was tested on circuits from ISCAS’85 and LGSynth’89 benchmarks synthesized in Synopsys Design Compiler with area and timing optimization using nangate and silterra libraries.

Keywords - SET, resynthesis, fault tolerance, observability, ODC

Разработка маршрута ресинтеза комбинационных логических схем с целью повышения маскирующих свойств

 
Надоленко В.В., Тельпухов Д.В., Битков Ю. (Институт проблем проектирования в микроэлектронике РАН, г. Москва)
 
Аннотация - данная работа посвящена разработке маршрута ресинтеза комбинационных схем с целью повышения их устойчивости к случайным сбоям. В качестве метрики сбоеустойчивости используется коэффициент чувствительности – среднее число ненадежных элементов. Алгоритм ресинтеза представляет собой итеративный процесс замены отдельных участков схемы на их эквиваленты, реализующие ту же логическую функцию и имеющие лучшие маскирующие свойства. Положительный результат может достигаться как за счет добавления функциональной избыточности, так и за счет использования более оптимальной с точки зрения устойчивости к сбоям структуры. При оценке маскирующих свойств участок схемы рассматривается как самостоятельная подсхема, что ускоряет работу программы. Использование входных тестовых наборов для подсхемы в соответствии с вероятностями их появления и наблюдаемостей выходов подсхемы на первичных выходах схемы позволяет учесть влияние окружающих элементов при выборе оптимальной структуры. Тестирование проводилось на схемах из наборов ISCAS’85 и LGSynth’89, синтезированных с разными параметрами оптимизации в двух различных библиотеках стандартных ячеек.

Ключевые слова - случайные сбои, ресинтез, сбоеустойчивость, наблюдаемость, ODC