Resource-aware Patch Generation of Boolean Circuits

 
Zhukov V.V., Vysotsky L.I., Shupletsov M.S. (Lomonosov Moscow State University)
 
Abstract - In a modern design flow, if some functionality has to be changed or functional bugs are found at late stages, restarting the whole design flow is impractical. To save time and cost, automating Engineering Change Orders (ECOs) is more practical. The idea of this approach lies in careful analysis of already synthesized circuit and generation of a patch circuit, which allows for rectification of all logical errors and functionality changes. Thus, there is no need in the repetition of already accomplished design flow steps of logical and physical synthesis. The key aspect of this approach is development of algorithms for optimized patch generation. The key parameters of the patch are its size (the number of gates), number of primary inputs and effort required for patch integration. The latter is a hard parameter to formalize, since several parameters of the synthesized circuit should be considered (e.g. resource limits imposed by the structure of the circuit). Consequently, development of algorithms for resource-aware patch generation starts to play an important role in modern ECO research.

Keywords - Boolean circuits, logic synthesis, engineering change order, partitioning, equivalence checking, functional correction, engineering change order, Boolean matching.

Алгоритмы синтеза схем-заплаток для решения задачи ресурсо-ориентированной функциональной коррекции схем из функциональных элементов

 
Жуков В.В., Высоцкий Л.И., Шуплецов М.С. (МГУ им. М.В. Ломоносова, г. Москва)
 
Аннотация - При обнаружении ошибок или изменении спецификации проектируемой сверхбольшой интегральной схемы (СБИС) на поздних этапах маршрута проектирования, откат на более ранние этапы проектирования и их повторное выполнение очень часто становится непрактичным в силу существенных временных затрат. Для целей сокращения времени проектирования в современные маршруты проектирования интегрируют специальные этапы функциональной коррекции схемы (англ. Engineering Change Order, ECO). В основе указанного подхода лежит анализ уже спроектированной схемы и построение небольшой подсхемы-заплатки, внедрение которой в уже синтезированную схему позволяет исправить все обнаруженные логические несоответствия. Таким образом, не требуется заново полностью повторять уже пройденные этапы логического и физического синтеза интегральной схемы. Ключевым аспектом данного подхода является разработка эффективных алгоритмов построения схем-заплаток, оптимизированных по ряду таких параметров как размер (число функциональных элементов), число входов и сложность интеграции заплатки в уже синтезированную схему. Стоит отметить, что последний параметр довольно сложно формализовать, так как он должен учитывать целый ряд факторов и физических ограничений, связанных со структурой интегральной схемы, полученной в результате выполнения соответствующих этапов логического и физического синтеза. Таким образом, разработка методов решения задачи функциональной коррекции, ориентированной на учет доступных физических ресурсов для внедрения схемы-заплатки, становится актуальной задачей.

Ключевые слова - схемы из функциональных элементов, логический синтез, функциональная коррекция, генерация схем-заплаток.