Research and Development of Digital System Block Models Based on Their Description as a Stationary Dynamical System Family

 
Ivannikov A.D. (IPPM RAS)
 
Abstract - While digital system design debugging by computer simulation the important task is to generate debugging test set, e.g. set of input signals which are applied to a designing system computer model for checking the correctness of its functioning. The generation of complete in some sense debugging test set is possible by some way if the permissible input action set for the system is known. Description forming of such a set is possible if permissible input interaction set for digital system blocks are known. Digital system block model investigation is carried out, first of all, from the point of a set of permissible input interactions. The family of stationary dynamic systems with continuous time and logical signal discrete values are used as models for digital system blocks. In some cases signal exchange between blocks and with outer world is initiated by a block itself. That is why input interactions including input signals and output exchange driving signals are considered as debugging tests. For the description of permissible input interactions of digital system blocks and the system as a whole graph representation is proposed for each fulfilled function.

Keywords - digital system logical and timing analysis, debugging by simulation, input interaction set structure, digital block input interactions, graph representation for input interaction set

Разработка и исследование моделей блоков цифровых систем на основе их представления в виде семейства стационарных динамических систем

 
Иванников А.Д. (Институт проблем проектирования в микроэлектронике РАН, г. Москва)
 
Аннотация - При отладке проектов цифровых систем методом моделирования важной задачей является выбор набора отладочных тестов, то есть входных воздействий, которые подаются на компьютерную модель проектируемой системы с целью проверки правильности ее функционирования. Формирование полного в каком-то смысле набора отладочных тестов возможно тем или иным способом, если известно множество допустимых входных воздействий на проектируемую систему. Формирование описания такого множества возможно, если известно описание множества допустимых входных воздействий на блоки проектируемой цифровой системы. В статье осуществляется исследование моделей блоков цифровых систем, прежде всего, с точки зрения описания множества допустимых входных воздействий. В качестве модели цифровых блоков используется множество стационарных динамических систем с непрерывным временем и дискретными значениями логических сигналов. Поскольку в ряде случаев обмен сигналами цифровых блоков с другими блоками системы и внешним миром инициируется самими блоками, то в качестве отладочных тестов рассматриваются входные взаимодействия, включающие изменения как входных сигналов блока, так и выходных сигналов управления обменом. Предлагается графовое представление допустимых входных взаимодействий цифровых блоков и системы в целом для каждой выполняемой функции.

Ключевые слова - логико-временной анализ цифровых систем, отладка методом моделирования, структура множества входных взаимодействий, входные взаимодействия цифровых блоков, графовое представление множества входных взаимодействий