

Разработка корпуса сложно-функциональной СБИС при выпуске малой серии микросхем

И.Н. Бычков

¹ ЗАО «МЦСТ»

²ОАО «Институт электронных управляющих машин им. И.С. Брука», bychkov_i@ineum.ru

Аннотация — Представлены особенности разработки корпусов для перспективных микропроцессоров с последующим выпуском малой серии микросхем объемом до пяти тысяч штук. Совокупность проблем разработки и способов их решения уникальна. Для сборки микросхем применяется технология Flip-Chip, определяющая конструкцию микросхемы. Проектирование корпусов осуществляется в САПР FCPacker собственной разработки.

Ключевые слова — периферия кристалла и корпус СБИС, сборка микросхем, Flip-Chip, САПР FCPacker.

I. ВВЕДЕНИЕ

Сложность реализации корпусов для высокопроизводительных микропроцессоров постоянно растет. Это обусловлено увеличением потребляемой мощности, площади и периферии кристаллов при применении технологии Flip-Chip. Такая тенденция увеличения сложности прогнозируется до тех пор, пока недостаточна надежность трехмерных конструкций с применением технологии 3D-TSV для микросхем с рассеиваемой мощностью более 10 Вт.

При этом специфика разработки нового микропроцессора и контроллеров периферийных интерфейсов такова, что при выпуске уже первой партии микросхем желательно проверить множество проектов вычислительных модулей на их основе и за минимальное время отработать максимум оптимальных применений новых микросхем. Эффективность решения определяется уже на этапе разработки корпуса сложно-функциональной СБИС с целью задания оптимального расположения выводов микросхемы для целого ряда вычислительных модулей. При назначении сигналов на выводы микросхемы необходимо учесть как можно более простую реализацию систем питания, охлаждения и синхронизации. Иначе говоря, проектирование вычислительных модулей целесообразно проводить совместно с проектированием микропроцессора и контроллеров периферийных интерфейсов. Ввиду временных ограничений для скорейшего выпуска серии вычислительных модулей их наладка должна

начинаться сразу же после выпуска первой партии микросхем и совместно с их тестированием.

Вышеописанная специфика определяет основную задачу при разработке корпуса сложно-функциональной СБИС. Это учет требований к заданию и назначению выводов микросхемы для успешной разработки вычислительных модулей, а также достоверная оценка реализуемости коммутационной платы корпуса при ограниченной возможности создания и изменений выводов кристалла [1]. Неполный учет требований к заданию и назначению выводов или неверная оценка реализуемости корпуса приводит в лучшем случае к значительной трудоемкости разработки корпусов микросхем или вычислительных модулей на их основе, а в худшем случае - к недостижению заданных параметров и повторному проектированию. В любом случае есть значительный риск невыполнения бюджета и срыва сроков разработки.

Помимо коммутационной платы и шариковых выводов корпус сложно-функциональной СБИС имеет встроенные конденсаторы, термически связующий материал, тепло-распределитель из легированной стали и заполнитель между объемными выводами кристалла. Конструкция микросхемы в матричном корпусе с тепло-распределителем и шариковыми выводами представлена на рис. 1.




Рис. 1. Конструкция микросхемы HFC BGA

II. МАТЕРИАЛЫ, СТРУКТУРА СЛОЕВ И НОРМЫ ПРОЕКТИРОВАНИЯ

Для малой серии микросхем из-за ограниченности бюджета при изготовлении коммутационной платы корпуса могут использоваться лишь самые распространенные полимерные материалы слоев диэлектрика от фирм Mitsubishi Gas Chemical Company, Inc и Ajinomoto Fine-Techno Co., Inc. Для слоя жесткости коммутационной платы применяется эпоксидная смола с бисмалеимид триазином (BT) [2]. Слои металлизации на слое жесткости (core layer) требуют специальных норм проектирования, которые отличаются от норм проектирования для остальных слоев металлизации, разделенных изоляционной пленкой (build-up layers) [3]. Общее число слоев металлизации у доступных коммутационных плат не превышает десяти, а неоднородная структура слоев металлизации у текущего проекта микропроцессора не сложнее чем 4-2-4. Неоднородная структура слоев коммутационной платы 3-2-3 показана на рис. 2.




Рис. 2. Структура слоев коммутационной платы

Для коммутационных плат корпуса характерна высокая плотность трасс (High Density Interconnects). Нормы проектирования с высокой плотностью трасс зафиксированы в стандарте IPC/JPCA-2315 и с тех пор постоянно совершенствуются. На данный момент гарантированно реализуемая ширина трассы и зазор между трассами у внешних слоев металлизации составляет 18 мкм, а у внутренних слоев металлизации на слое жесткости составляет 50 мкм. За десятилетие эта основная норма для внешних слоев металлизации уменьшена более чем в два раза. При минимизации площади и шага выводов кристаллов такое уменьшение ширины трассы позволило увеличить плотность периферийных выводов кристалла на единицу периметра. Периферийные выводы кристалла - это все выводы кристалла, кроме выводов питания и земли внутренней логики или ядра. Данные выводы кристалла можно разместить в большем количестве рядов, и за счет малой ширины трассы выполнить более плотную трассировку коммутационной платы. Периферия кристаллов современных сложно-функциональных СБИС постоянно усложняется. Это

можно установить из анализа табл. 1. В данной таблице приведена выборка из характеристик кристаллов микропроцессоров семейства «Эльбрус».

Таблица 1

Характеристики кристаллов СБИС

	ЕЗМ	Е2С+	Е2S
технология, нм.	130	90	65
кол. ядер, шт.	1	2	4
ширина, мм	12,4	16,8	19
высота, мм	14,7	17,2	20
выводы, шт.	2723	6031	8476
шаг выводов, мкм	208	180	175
выводы периферии, шт.	642	1206	1676
периферия на ед. периметра, шт./мм	12	18	21

Основной причиной отказов, вызванных сборкой микросхем с применением технологии Flip-Chip, является разность между коэффициентами температурного расширения кристалла 2-3 ($\times 10^{-6} / ^\circ\text{C}$) и коммутационной платы корпуса 10-30 ($\times 10^{-6} / ^\circ\text{C}$). Широкое применение материалов на основе ВТ обусловлено его достаточно низким значением коэффициента температурного расширения и высокой температурой стеклования, равной 180 $^\circ\text{C}$, которая позволяет исключить неприемлемую деформацию микросхемы при пайке на печатную плату вычислительного модуля. Для уменьшения эффекта усталости объемных выводов (bumps) кристалла, устанавливаемых для соединения с коммутационной платой корпуса, в технологическом процессе сборки микросхемы на фабрике-изготовителе делается следующие:

- применяется заполнитель между объемными выводами. Материал заполнителя снижает тепловой стресс объемных выводов, а также препятствует попаданию на объемные выводы влаги.
- Используются эвтектические объемные выводы. Такие выводы делаются из традиционного сплава олова и свинца (63Sn/37Pb) и обладают способностью растяжения без деформации.

Опыт нескольких проектов показал, что использование корпусов из металла и полимерных материалов позволяет достигнуть требуемых показателей надежности для разрабатываемых микросхем промышленного применения. Используемые полимерные материалы не являются теплопроводящими. Например, коэффициент теплопроводности у ВТ всего около 0.3 Вт/(м*К). При этом замечено, что у микросхем микропроцессоров с высоким энергопотреблением и габаритами более 35мм до 30% тепла отводится через слои металлизации коммутационной платы и выводы корпуса, что соответствует опубликованным результатам других исследователей [4]. Ввиду повсеместного внедрения безсвинцовых сплавов

прогнозируется, что для малых серий микросхем фабрики-изготовители будут отказываться от использования традиционного сплава олова и свинца как для объемных выводов между кристаллом и коммутационной платой корпуса, так и для шариковых выводов микросхемы.

III. ПОДБОР МАТРИЦЫ ВЫВОДОВ

Бюджет разработки и изготовления малой серии микросхем с матричными корпусами, как правило, определяет минимальные возможности по организации сборочного процесса фабрики-изготовителя. Из-за этого на разработку корпуса сложно-функциональной СБИС накладываются следующие ограничения.

- 1) Невозможность выбора корпуса типа FC LGA с ключом позиционирования и конденсаторами под кристаллом со стороны выводов корпуса. Выбор такого типа корпуса позволяет использовать недорогие сокет для микропроцессоров фирмы Intel или AMD.
- 2) Невозможность задания в корпусе типа FC BGA пустых позиций без шариковых выводов. Такие пустые позиции в матрице позволяют оптимально использовать трассировочный ресурс наружного слоя печатной платы вычислительного модуля.
- 3) Невозможность использовать прямоугольную размерность матрицы выводов. Доступны только квадратные матрицы выводов и габариты микросхемы. Прямоугольные матрицы могут позволить реализовать оптимальное назначение сигналов на выводы микросхемы.

Опыт нескольких проектов показывает, что размер матрицы выводов микросхемы определяется двумя основными факторами:

- 1) заданием топологической трассировки интерфейсных сигналов вне зоны кристалла;
- 2) назначением на внешние ряды выводов интерфейсных сигналов, прореженных сигналами земли и питания.

К интерфейсным сигналам относятся сигналы каналов памяти, каналов ввода-вывода, синхронизации, управления и тестирования. Для должного обеспечения питания ядра и каждого элемента периферии кристалла при минимальном контуре тока необходимо, чтобы интерфейсные сигналы трассировались строго от кристалла или огибая кристалл. Размер матрицы выводов должен обеспечивать назначение выводов земли интерфейса и интерфейсных сигналов при трассировке от выводов кристалла к матричным выводам вне зоны кристалла. Анализ выводов современных микропроцессоров различных производителей показывает, что для интерфейсных сигналов и сигналов питания используют матричные выводы с максимальной глубиной от пяти до тринадцати рядов от края корпуса. Причем, чем меньше глубина, тем меньше

потребуется слоев печатной платы вычислительного модуля. Кроме того, у всех современных микропроцессоров сигналы питания расположены во внешних рядах матрицы выводов с целью минимизации падения напряжения при значительном потреблении. Это обусловлено тем, что при таком расположении в слоях питания печатной платы вычислительного модуля будет минимальное количество высвобождений металлизации под переходные отверстия интерфейсных сигналов.

На этапе подбора матрицы выводов необходимо учитывать сроки и стоимость заказа сокет для функционального тестирования и разбраковки микросхем. Пример такого сокет фирмы Ironwood Electronics, Inc представлен на рис. #3. Результаты нескольких проектов показывают, что удачным решением является использование сокетов на основе гибкого эластомера с нитевыми контактами из золота, которые обеспечивают диапазон температур тестирования от -35°C до 100°C , передачу данных с частотой до 10 ГГц и гарантированное число замен микросхем до двух тысяч. Не всегда производители сокетов имеют предложения для оптимальной по габаритам микросхемы, поэтому нередко требуется согласовать индивидуальный заказ сокет для заданной микросхемы. Необходимо отметить, что если несколько лет назад был единственный производитель сокетов на основе гибкого эластомера, то сейчас их несколько. Причем для тестирования малых партий микропроцессоров с высокочастотными интерфейсами появилось интересное предложение сокетов на основе гибкого эластомера с контактами из частиц серебра, которые обеспечивают тестирование в диапазоне температур от -40°C до 120°C , передачу данных с частотой до 40 ГГц и гарантированным числом замен микросхем до десяти тысяч.




Рис. 3. Сокет для функционального тестирования

IV. ВСТРАИВАЕМЫЕ КОНДЕНСАТОРЫ

Для создания оптимальной распределенной системы питания микросхемы необходима установка в корпус встраиваемых конденсаторов. Количество конденсаторов для каждого номинала питания определяется динамикой тока потребления di/dt . Пример установки 64 посадочных мест для встраиваемых конденсаторов в корпус микропроцессора с потребляемой мощностью 70 Вт при выполненной топологии верхнего слоя коммутационной платы представлен на рис. 4.




Рис. 4. Верхний слой коммутационной платы корпуса HFC BGA 1600

Конденсатор эффективен лишь в узком диапазоне частот возле своей резонансной частоты, поэтому при выборе конденсаторов для системы в корпусе и способах их подключения важно учитывать эту частоту встраиваемого в корпус конденсатора:

$$F_{PBC} = \frac{1}{2\pi\sqrt{L_{\text{вс}} \cdot C}}. \quad (1)$$

Индуктивность встраиваемого конденсатора $L_{\text{вс}}$ состоит из собственной индуктивности конденсатора и индуктивности его подключения $L_{\text{вс}} = L_{\text{собст}} + L_{\text{подкл}}$. Например, для керамического X7R конденсатора размера 0402, емкостью 0.001 мкФ, собственной индуктивностью 0.9 нГн и индуктивностью подключения 0.8 нГн резонансная частота будет 122 МГц.

При однообразном подключении конденсаторов одного типа желательно понизить волновое сопротивление системы в корпусе:

$$Z_{\text{вс}} = \sqrt{\frac{L_{\text{вс}}}{C_{\text{вс}}}}. \quad (2)$$

Емкость встраиваемых конденсаторов $C_{\text{вс}}$ состоит из суммы ёмкостей всех n встроенных в корпус конденсаторов $C_{\text{вс}} = n \cdot C$.

Понижение емкости конденсаторов позволяет повысить их эффективность на высоких частотах, но при этом необходимо набрать с помощью всех встраиваемых конденсаторов необходимую суммарную емкость для уменьшения волнового сопротивления на средних и низких частотах. Опыт показывает, что изменение тока питания современных микропроцессоров на средних и низких частотах может достигать более 10А, поэтому лишь уменьшение волнового сопротивления может предотвратить падение напряжения, приводящее к сбою функционирования. К примеру, без учета кристалла, коммутационной платы и выводов для системы в корпусе из 50 керамических X6S конденсаторов размера 0402, емкостью 1 мкФ и внутрисистемной индуктивностью 1.6 нГн волновое сопротивление будет 5.6 мОм, которое при скачке тока в 10 А вызовет падение напряжения в 56 мВ.

У доступного для малой серии микросхем корпуса типа FC BGA установка кристалла и конденсаторов на коммутационную плату возможна лишь на одну сторону. При этом существуют два основных фактора, ограничивающие количество устанавливаемых конденсаторов:

- 1) размещение возможно лишь вне зоны заполнителя под кристалл, размер которой значительно больше размера кристалла;
- 2) на верхнем слое коммутационной платы происходит значительное уменьшение площади трассировки интерфейсных сигналов из-за добавления посадочных мест под конденсаторы.

Ограничение числа встраиваемых конденсаторов, а также рост потребляемой мощности микросхемы, приводит к недостаточной устойчивости системы в корпусе при значительном скачке тока потребления. Поэтому необходимо предусмотреть установку дополнительных конденсаторов системы питания в вычислительном модуле.

Необходимо отметить, что оценка динамики тока потребления на разных функциональных тестах микросхемы может существенно различаться. Кроме того, такая оценка на начальном этапе проектирования затруднительна. Поэтому целесообразно иметь в вычислительных модулях запас посадочных мест под установку конденсаторов системы питания, количество которых уточняется при экспериментальной оценке с помощью тестового вычислительного модуля.

V. ПРОЕКТИРОВАНИЕ В САПР

При разработке корпусов для нескольких проектов кристаллов с последующим изготовлением малых серий микросхем оказалось наиболее целесообразным применение САПР собственной разработки FCPacker (in-house design tools). Такая целесообразность была определена следующими факторами.

1) Сопоставимая себестоимость разработки и внедрения в сравнении с покупкой самой распространенной на рынке САПР для корпусов сложно-функциональных СБИС (Allegro Package Designer от фирмы Cadence Design Systems, Inc.) или других продуктов.

2) Отсутствие или неудобство некоторой функциональности покупной САПР для разработки корпусов СБИС со сложной периферией кристалла. Например, нет поддержки 3D диагностики для слоев металлизации коммутационной платы, а также усложненный интерфейс и навигация из-за избыточности функциональности.

3) Стоимость поддержки САПР собственной разработки меньше цены продления лицензии после покупки продукта аналогичного назначения.

Использование САПР FCPacker для нескольких проектов перспективных микропроцессоров и контроллеров периферийных интерфейсов способствовало опережающему во времени развитию его функциональности в сравнении с конкурентными продуктами.

Разработка корпуса современной сложно-функциональной СБИС требует достоверной оценки количества слоев коммутационной платы, а также размещения рядов земли и питания периферии кристалла дальше от его границы в отличие от внешних рядов интерфейсных сигналов [5]. С целью обеспечения целостности сигналов на слоях коммутационной платы корпуса необходимо планирование секторов для трасс сигналов различных интерфейсов. В табл. 2 представлен пример такого планирования секторов для реализуемого проекта четырехядерного микропроцессора архитектуры «Эльбрус». Основным критерием качества трассировки в области зоны кристалла является успешная последующая трассировка до выводов корпуса в заданных секторах. Поэтому в САПР FCPacker целесообразна поддержка оригинальной автоматизации топологической трассировки и достаточно эффективной оценки ее качества, что описано в работе [6].

Количество интерфейсных сигналов у кристалла проектируемого четырехядерного микропроцессора архитектуры «Эльбрус» больше интерфейсных сигналов кристаллов новейших серверных микропроцессоров Xeon от фирмы Intel или Interlagos от фирмы AMD. Опыт разработки корпуса такой микросхемы показывает, что для выполнения автоматизированной трассировки в области зоны кристалла требуется множество итераций с заданием различных шаблонов ухода. Трассировка уходом

включает также подключение выводов питания и земли кристалла к плоскостям металлизации, соответствующим заданным секторам. Изменение выводов корпуса является достаточно проблематичным при выполненном проекте печатной платы вычислительного модуля. Может оказаться, что с измененными выводами не получится реализовать плату вычислительного модуля при неизменном количестве слоев.

Таблица 2

Планирование секторов на слоях

слой	Сектора для нумерованных интерфейсных каналов (кп, кв, км) и сегментов земли (з) и питания (п)			
	каналы памяти	ввод-вывод	ядро	межпроц. каналы
1	кп1	кв1,2,3	п/з	км1,2,3
2	з1	з2	з	з3
3	кп2	кв1,2,3	з4,5	км1,2,3
4	п1	п2	п4,5	п3
5	п/з			
6	з1	з2	з	з3
7	кп3	кв1,2,3	з4,5	км1,2,3
8	п1	п2	п4,5	п3
9	питание ядра(п)			
10	выводы корпуса /земля ядра(з)			

Помимо традиционной проверки норм проектирования и расчета волнового сопротивления при заданной структуре слоев в САПР FCPacker реализована возможность выявления нарушений целостности сигналов. В каждом проекте коммутационной платы корпуса целесообразна проверка следующих нарушений.

- 1) Превышение максимального тока через переходное отверстие.
- 2) Превышение максимального тока через проводное соединение питания или земли.
- 3) Неравномерность размещения переходных отверстий для шин питания и земли высокочастотных интерфейсов.
- 4) Прохождение трасс высокочастотных сигналов над разрезами в опорных слоях земли и питания.
- 5) Прохождение трасс высокочастотных сигналов без опорного слоя земли.
- 6) Подключение высокочастотных конденсаторов через проводные соединения.

Несколько таких нарушений в проекте коммутационной платы представлены на рис. 5, который представляет собой совмещение слоя сигнальных трасс и опорного слоя земли. Выявить визуально все нарушения целостности сигналов достаточно проблематично, поскольку их количество в проекте может достигать нескольких сотен.



Прохождение трасс высокочастотных сигналов над разрезом в опорном слое.

Рис. 5. Нарушения целостности сигналов

VI. ЗАКЛЮЧЕНИЕ

В работе представлен анализ проблем разработки корпусов сложно-функциональных СБИС при выпуске микросхем малой серии и способы их решения. Предлагается использовать следующие этапы проектирования.

- 1) Выбор квадратной матрицы выводов для корпуса типа HFC BGA.
- 2) Выбор доступной структуры слоев и материалов коммутационной платы.
- 3) Назначение выводов микросхемы с учетом топологии вычислительного модуля.
- 4) Составление детального плана секторов на слоях коммутационной платы и создание соответствующих плоскостей металлизации для шин питания и земли.
- 5) Установка кристалла и встроенных конденсаторов.
- 6) Проведение планирования периферии кристалла, выполнение трассировки уходом и топологической трассировки.
- 7) Анализ трассировки уходом, топологической трассировки, динамики токов потребления, корректности реализации шин питания и земли.
- 8) Откат на предыдущие этапы или фиксация размещения компонент в корпусе с выполнением детальной трассировки.

Необходимо отметить, что на данный момент не представлены средства автоматизации для очень важного совместного анализа трассировки уходом, топологической трассировки, корректности реализации шин питания и земли при соответствующей динамике токов потребления.

До последнего времени существовала тенденция, когда все новые технологии сборки и соответствующие им методы разработки внедряются и совершенствуются десятилетиями. Технология Flip-Chip востребована и широко используется в массовом производстве сложно-функциональных СБИС и пока

безальтернативна. Поэтому представленные проблемы разработки и способы их решения могут быть интересны, а развитие САПР FCPacker определяется необходимостью более совершенной автоматизации вышеперечисленных этапов проектирования при увеличении сложности проектов.

ЛИТЕРАТУРА

- [1] Sheth K, Sarto E, Magro J. The Importance of Adopting a Package-Aware Chip Design Flow // Proceedings of the 43th annual Design Automation Conference, San Francisco, CA. – July 24–28, 2006. – pp. 853-856.
- [2] URL: www.mgc.co.jp/eng/products/lm/btprint/index.html. Дата обращения 30.06.2012г.
- [3] URL: www.aft-website.com/en/products/01/. Дата обращения 30.06.2012г.
- [4] Calmide V, Memis I. Thermal enhancement of systems using organic flip-chip packages (FC-PBGA) with an alternate cooling path through the printed wiring board // Proceedings of 56th Electronic Components and Technology Conference, San Diego, CA. – May 30–June 2, 2006 – pp. 315-321.
- [5] Memis I. Wireability Comparison of Flip Chip Substrates as a Function of Chip Design and Substrate Capability // Proceedings of 2005 IMAPS International Conference and Exhibition on Device Packaging, Scottsdale, AZ, March 14-16. – 2005. - Session 9. - pp 1-9.
- [6] Бычков И.Н. Лобанов И.Н., Егоров С.В., Расулов Г.М. Учет трассировки корпуса при планировании периферии кристалла СБИС // Вопросы радиоэлектроники / Выпуск 3. Серия ЭВТ. - М. 2011 г. - С. 107–119.