# Использование двухфазных КМОП логических элементов в блоках помехоустойчивого кодирования данных

Ю.В. Катунин<sup>1,2</sup>, К.Э. Левин<sup>1,2</sup>

<sup>1</sup>Национальный исследовательский ядерный университет "МИФИ"

<sup>2</sup>НИИ системных исследований РАН, yu.v.katunin@gmail.com; u4kuduk@inbox.ru

Аннотация — Повышение сбоеустойчивости блоков помехоустойчивого кодирования данных возможно с использованием элементов двухфазной логики. результаты Представлены сравнительного моделирования двухфазного 28 нм КМОП логического элемента ИСКЛ-ИЛИ с различными конфигурациями внутренних электрических связей при воздействии помехи на входы элемента. Спроектирована тестовая библиотека двухфазных элементов, с использованием которой на примере кодера Хсяо (72, 64) освоен маршрут автоматизированного синтеза нерегулярных топологических структур.

Ключевые слова — помехоустойчивое кодирование, двухфазная КМОП логика, синтез топологии.

### I. Введение

В массивах памяти для обеспечения сбоеустойчивости применяются схемы помехоустойчивого кодирования данных. Повышение сбоеустойчивости этих блоков является актуальной задачей. Особенно это касается кодеров, формирующих проверочное слово, поскольку искажение проверочного слова на стадии записи данных в массив памяти заведомо лишает возможности их корректного чтения.

Один из вариантов решения поставленной задачи предполагает использование двухфазных логических элементов, которые позиционируются как средство повышения сбоеустойчивости цифровых схем [1]. В нерегулярности силу структуры блоков помехоустойчивого кодирования их проектирование вручную является трудоемким процессом. В данной работе используется автоматизированный синтез нетлиста по поведенческой модели блока, после чего проводится синтез топологии из нетлиста с использованием предварительно спроектированной библиотеки стандартных элементов. В нашем случае это библиотека двухфазных элементов, создание которой является одной из задач. Среди элементов этой библиотеки должен присутствовать двухфазный элемент ИСКЛ-ИЛИ базовый элемент помехоустойчивых кодеров/декодеров; выбор его схемы – еще одна задача. Третья ожидаемая трудность связана с идентичностью входов/выходов двухфазного элемента с точки зрения логики, что вызывает проблемы с описанием булевых функций элементов в .lib файлах и делает невозможным создание логическим синтезатором корректного нетлиста блока из его поведенческой модели.

## II. Двухфазный КМОП элемент ИСКЛ-ИЛИ

Структура двухфазного элемента ИСКЛ-ИЛИ приведена на рис. 1. Он состоит из двух симметричных частей I и II - конверторов ИСКЛ-ИЛИ, которые следует пространственно разносить на кристалле с целью минимизации вероятности одновременного воздействия заряда от одиночной ядерной частицы сразу на обе симметричные части двухфазного элемента. Каждый конвертор ИСКЛ-ИЛИ состоит из трех конверторов НЕ и двух комплементарных ключей. Возможные конфигурации электрических связей в двухфазном элементе ИСКЛ-ИЛИ описаны в табл. 1. При конфигурации 0 двухфазный элемент образуется двумя независимыми однофазными элементами ИСКЛ-ИЛИ, состоящими из трех инверторов и двух ключей, что соответствует дублированию схемы; электрические связи между конверторами I и II при этом отсутствуют. При конфигурациях 1-4 число электрических связей конверторами между возрастает 6-10. ло между Минимизация количества связей пространственно разносимыми частями упрощает трассировку, однако от конфигурации электрических связей может зависеть чувствительность элемента к воздействию входной помехи, его быстродействие и динамический ток потребления. Следует отметить, что при конфигурациях 1-4 три инвертора в элементе ИСКЛ-ИЛИ представляют собой двухфазные логические элементы с перекрестными связями входов: они характеризуются лучшей устойчивостью [1] к воздействию помехи, чем логические элементы с прямыми связями входов.

# III. Анализ чувствительности двухфазных элементов ИСКЛ-ИЛИ при воздействии помехи по входам

Характеристикой чувствительности логического элемента к воздействию входной помехи является его переключательная статическая характеристика режиме  $U_{\rm BbIX}(U_{\rm BX}),$ получаемая анализа в ПО постоянному току отражающая пороговое И напряжение переключения элемента.



Рис. 1. Структура двухфазного КМОП элемента ИСКЛ-ИЛИ

Таблица 1

Описание конфигураций электрических связей в двухфазном элементе ИСКЛ-ИЛИ, которые были использованы при моделировании

Конфигурация	Электрические связи конверторов логического элемента ИСКЛ-ИЛИ
0	I.1.1–I.1.2, I.2.1–I.2.2, I.3.1–I.3.2, I.4.1–I.4.2, I.5.1–I.5.2, I.6.1–I.6.2, II.1.1–II.1.2, II.2.1–II.2.2,
	II.3.1–II.3.2, II.4.1–II.4.2, II.5.1–II.5.2, II.6.1–II.6.2
1	I.1.1–II.1.2, I.2.1–II.2.2, I.3.1–II.3.2, I.4.1–I.4.2, I.5.1–I.5.2, I.6.1–I.6.2, II.1.1–I.1.2, II.2.1–I.2.2,
	II.3.1–I.3.2, II.4.1–II.4.2, II.5.1–II.5.2, II.6.1–II.6.2
2	I.1.1–II.1.2, I.2.1–II.2.2, I.3.1–II.3.2, I.4.1–I.4.2, I.5.1–II.5.2, I.6.1–I.6.2, II.1.1–I.1.2, II.2.1–I.2.2,
	П.3.1–І.3.2, П.4.1–П.4.2, П.5.1–І.5.2, П.6.1–П.6.2
3	I.1.1–II.1.2, I.2.1–II.2.2, I.3.1–II.3.2, I.4.1–II.4.2, I.5.1–I.5.2, I.6.1–I.6.2, II.1.1–I.1.2, II.2.1–I.2.2,
	II.3.1–I.3.2, II.4.1–I.4.2, II.5.1–II.5.2, II.6.1–II.6.2
4	I.1.1–II.1.2, I.2.1–II.2.2, I.3.1–II.3.2, I.4.1–II.4.2, I.5.1–II.5.2, I.6.1–I.6.2, II.1.1–I.1.2, II.2.1–
	I.2.2, II.3.1–I.3.2, II.4.1–I.4.2, II.5.1–I.5.2, II.6.1–II.6.2

двухфазных логических в элементах с перекрестными связями входов блокирование входной помехи осуществляется за счет перехода одного из выходов в третье состояние на время действия помехи [2] с сохранением его логического состояния за счет собственной емкости выходного узла. Поскольку в анализе по постоянному току реактивные элементы электрической цепи не моделируются, использование переключательной статической характеристики двухфазного элемента как характеристики его чувствительности к воздействию входной помехи некорректно. Решить данную проблему позволяет использование квазистатических переключательных характеристик, получение которых осуществляется при временном анализе. Для этого на дифференциальные входы двухфазного элемента подаются векторы входных воздействий прямоугольные импульсы напряжения длительностью  $\Delta t_{\rm ИМП}$  с амплитудами  $U_{\rm ПОМ.М.BX,i1}$ ,  $U_{\rm ПОМ.М.BX,i2}$  (где i =

А, В), изменяемыми независимо друг от друга в пределах от 0 В до  $U_{U,\Pi}$  с некоторым шагом  $\Delta U$ . Длительность входных импульсов влияет на уровень спада напряжения на узле логического элемента, переходящем в третье состояние на время воздействия. В данной работе значение длительности входных импульсов  $\Delta t_{\rm ИМП} = 2.0$  нс, что покрывает диапазон значений длительности переходных процессов SET в структурах, выполненных по объемной технологии с проектными нормами ниже 100 нм [3].

Моделирование логического элемента ИСКЛ-ИЛИ с пятью конфигурациями электрических связей проводилось в САПР Cadence IC с использованием симулятора Spectre; параметры МОП транзисторов: длина канала L = 30 нм, ширина РМОП транзисторов – 150 нм, NMOП транзисторов – 100 нм, кроме комплементарных ключей, у которых ширина РМОП транзисторов – 120 нм; номинальное напряжение питания  $U_{\rm H,\Pi} = 0.9$  В; шаг  $\Delta U = 0.05$  В, поэтому общее число входных векторов воздействия N = 361.

На рис. 2 приведены зависимости значений амплитуд  $U_{\Pi OM.M.BЫX.1}$  импульса напряжения помехи на выходе 1 логического элемента ИСКЛ-ИЛИ с конфигурацией электрических связей 0 (см. табл. 1). Зависимости даны как функции значений амплитуд импульсов помех  $U_{\Pi OM.M.BX.B1}$ ,  $U_{\Pi OM.M.BX.B2}$ , действующих на дифференциальные входы B1, B2 в исходном состоянии входов AB = "00".

Поскольку логический элемент имеет два независимых канала, то характеристика зависит лишь от одной переменной – амплитуды  $U_{\text{ПОМ.М.ВХ.В1}}$ импульса напряжения на входе В1.



Рис. 2. Значения амплитуды U<sub>ПОМ.М.ВЫХ.1</sub> импульса напряжения помехи на выходе 1 логического элемента ИСКЛ-ИЛИ с конфигурацией электрических связей 0 в зависимости от значений амплитуды U<sub>ПОМ.М.ВХ.В1</sub>, U<sub>ПОМ.М.ВХ.В2</sub> импульсов напряжения помехи на дифференциальных входах B1, B2 при исходном состоянии входов AB = "00"

На рис. 3 представлены значения амплитуды *U*<sub>ПОМ М ВЫХ 1</sub> импульса напряжения помехи на выходе 1 логического элемента ИСКЛ-ИЛИ с конфигурацией электрических связей 1 (см. табл. 1). Зависимости даны как функции значений амплитуды U<sub>ПОМ.М.ВХ.В1</sub>,  $U_{\Pi OM,M,BX,B2}$ импульсов напряжения помехи, действующих на дифференциальные входы В1, В2 в исходном состоянии входов АВ = "00". Элементы ИСКЛ-ИЛИ с конфигурациями электрических связей 2 - 4характеризуются значениями амплитуды U<sub>ПОМ.М.ВЫХ.1</sub> импульса напряжения помехи на выходе 1, несущественно отличающимися от представленных на рис. 3.



Рис. 3. Значения амплитуды U<sub>ПОМ.М.ВЫХ.1</sub> импульса напряжения помехи на выходе 1 логического элемента ИСКЛ-ИЛИ с конфигурацией электрических связей 1 в зависимости от значений амплитуды U<sub>ПОМ.М.ВХ.В1</sub>, U<sub>ПОМ.М.ВХ.В2</sub> импульсов напряжения помехи на дифференциальных входах B1, B2 при исходном состоянии входов AB = "00"

### Таблица 2

Доля (в % относительно общего числа) входных векторов ({U<sub>ПОМ.М.ВХ.il</sub>, U<sub>ПОМ.М.ВХ.i2</sub>}, где i = A, B) воздействий импульсами напряжения помехи, при которых амплитуда помехи на обоих выходах двухфазного логического элемента ИСКЛ-ИЛИ не превышает уровня 0.5U<sub>И.П</sub> = 0.45 B

Исходное состояние входов АВ /	Конфигурация					
входы, подвергаемые воздействию	0	1	2	3	4	
00 / A	22.4	54.6	54.6	54.6	54.6	
01 / A	22.4	47.4	47.4	47.4	47.4	
10 / A	27.7	56.5	56.5	56.5	56.5	
11 / A	27.7	52.1	52.1	52.1	52.1	
00 / B	22.4	51.3	44.0	44.0	51.3	
01 / B	27.7	52.6	59.3	59.3	52.6	
10 / B	22.4	49.6	51.3	51.3	49.6	
11 / B	27.7	56.0	56.0	56.0	56.0	
Среднее значение	25.1	52.5	52.6	52.6	52.5	

Элементы ИСКЛ-ИЛИ с конфигурациями 2 - 4электрических связей характеризуются амплитуды  $U_{\Pi OM.M.B \text{-} B \text{-} M.1}$ импульса значениями напряжения помехи на выходе 1, несущественно отличающимися от представленных на рис. 3. Для выхода 2 во всех случаях зависимости симметричны зависимостям для выхода 1 относительно диагонали, проходящей через начало координат. Для каждого из возможных логических состояний входов элемента определено количество векторов входного воздействия, при подаче которых на входы элемента амплитуды импульсов помехи на обоих его выходах не превышают уровня 0.5 U<sub>И.П</sub> = 0.45 В. Эти данные приведены в табл. 2. Их анализ показывает, что элемент ИСКЛ-ИЛИ только с перекрестными связями образующих его двухфазных инверторов (конфигурация 1) менее чувствителен к воздействию помехи по сравнению с двухфазным элементом ИСКЛ-ИЛИ на основе двух независимых однофазных элементов (конфигурация 0). А внедрение дополнительных связей дифференциальных блоков (конфигурации 2-4) не дает выигрыша по сравнению с элементом с конфигурацией связей 1. Минимальное среди конфигураций 1-4 число связей между конверторами І и ІІ, которым характеризуется конфигурация 1, определяет выбор элемента с этой конфигурацией связей в качестве используемого.

#### IV. СИНТЕЗ ТОПОЛОГИИ КОДЕРА ХСЯО НА ЭЛЕМЕНТАХ ДВУХФАЗНОЙ ЛОГИКИ

Спроектирована тестовая библиотека двухфазных элементов, содержащая двух- и трехвходовые элементы ИСКЛ-ИЛИ, ИСКЛ-ИЛИ-НЕ, инвертор; каждый из типов логических элементов представлен различными вариациями с нагрузочными Пространственное способностями. разнесение конверторов двухфазных элементов обеспечено линейным чередованием составляющих их комплементарных пар транзисторов. Для парирования тиристорного эффекта использованы охранные кольца. Библиотечные элементы занимают два слоя металлизации.

Синтез нетлиста проводится кодера с использованием пакета Synopsys Design Compiler. Входными данными для него являются поведенческая модель разрабатываемого блока и .lib файлыпредставления библиотечных элементов. В данной работе использована отлаженная Verilog-модель кодера Хсяо (72, 64) [4], разработанная на основе SEC-DED-кода. Проблема с описанием логически идентичных входов/выходов двухфазных элементов в .lib файлах и их некорректным использованием логическим синтезатором нетлиста решена следующим образом. В .lib файлах двухфазные элементы описаны как однофазные с наихудшими одного ИЗ каналов. характеристиками После генерации логическим синтезатором нетлиста блока следует преобразовать его добавлением идентичного второго канала логики. Синтез топологии осуществляется в САПР Cadence SoC Encounter из двухфазного нетлиста блока. В табл. 3 представлены основные параметры синтезированного кодера.

Таблица 3

Параметры кодера Хсяо на двухфазной логике

Параметр	Значение				
	min	typ	max		
Критический путь, пс	161	245	469		
Статический ток	0.07	6.2	10.9		
потребления, мкА					
Динамический ток	402.3	481.7	558.6		
потребления					
$(f = 1.5 \ \Gamma \Gamma \mu), $ мкА					
Площадь, мкм <sup>2</sup>		2097.0			

#### V. Заключение

сравнительное Проведено моделирование чувствительности двухфазных элементов ИСКЛ-ИЛИ с различными конфигурациями электрических связей между конверторами к воздействию помехи по входам. Установлено, что существенное снижение чувствительности двухфазного элемента ИСКЛ-ИЛИ достигается использованием двухфазных инверторов с перекрестными связями. Внедрение перекрестных связей комплементарных ключей конверторов ИСКЛ-ИЛИ выигрыша не дает, усложняя при этом топологию элемента. Спроектирована тестовая библиотека двухфазных элементов, с использованием которой на примере кодера Хсяо (72, 64) освоен маршрут автоматизированного синтеза нерегулярных топологических структур на двухфазной логике.

#### БЛАГОДАРНОСТИ

Авторы выражают признательность Петрову К.А. за предоставленную поведенческую модель кодера.

#### ЛИТЕРАТУРА

- [1] Ольчев С.И., Стенин В.Я. Двухфазные КМОП логические элементы с повышенной сбоеустойчивостью к воздействию отдельных ядерных частиц // Микроэлектроника. 2011. Т. 40. №3. С. 156–169.
- [2] Катунин Ю.В., Стенин В.Я. Моделирование эффектов локальных воздействий ядерных частиц на КМОП элементы двухфазной логики с проектными нормами 65 нм // Микроэлектроника. 2012. Т. 41. № 4. С. 262–274.
- [3] Gadlage M.J., Ahlbin J.R., Narasimham B., Bhuva B.L., Massengill L.W., Reed R.A., Schrimpf R.D., Vizkelethy G. Scaling Trends in SET Pulse Widths in Sub-100 nm Bulk CMOS Processes // IEEE Transactions on Nuclear Science. 2010. V. 57. № 6. P. 3336–3341.
- [4] Петров К.А. Упрощённая схема вычисления вектора ошибки в декодерах ХСЯО // Электроника, микро- и наноэлектроника. Сб. научн. трудов. М.: НИЯУ МИФИ, 2013. С. 221– 224.