Использование затворной емкости МОП транзистора в качестве емкости ФНЧ и ее влияние на характеристики качества СФ-блоков СЧ ФАПЧ

В.Д. Байков¹, А.А. Гармаш¹, А.В. Дубинский²

¹Национальный исследовательский ядерный университет «МИФИ», aagarmash@mephi.ru

²ОАО НПЦ «ЭЛВИС»

Аннотация — Для отечественных технологий уровня 250..130 нм проанализированы преимущества и недостатки использования затворной емкости МОП транзистора в качестве емкости ФНЧ и ее влияние на характеристики качества СФ-блоков синтезаторов частот с механизмом фазовой автоподстройки частоты: площадь, джиттер, время выхода в рабочий режим.

Ключевые слова — КМОП, ФАПЧ, ФНЧ, СФ-блок синтезатора частот.

I. Введение

Важным элементом синтезаторов частот (СЧ) с механизмом фазовой автоподстройки частоты (ФАПЧ) является фильтр нижних частот (ФНЧ) 2-го порядка (рис. 1), включающий интегрирующую емкость С и демпфирующую цепь $C_{\rm A}R_{\rm A}$.



Рис. 1. Фильтр нижних частот ФАПЧ

Математическая модель ФАПЧ представляется нормированной переходной характеристикой (в операторной форме) [1]:

$$h(p) = \frac{(pCC_{\pi}R_{\pi} + C + C_{\pi})p^{2}}{(pCC_{\pi} + C + C_{\pi})p^{2} + (pC_{\pi}R_{\pi} + 1)I_{c}K_{ryn}/N},(1)$$

где:

p – оператор (jω - в частотной области);

I_C – зарядно-разрядный ток;

К_{ГУН} - крутизна вольт-частотной характеристики ГУН; N – коэффициент деления частоты ГУН на входе фазочастотного детектора (ФЧД) СЧ ФАПЧ [1]. На основании (1) можно определить собственную частоту джиттера $\Phi A \Pi \Psi$ (колебания при $R_{\pi} = 0$):

$$\omega_{j}^{2} \approx \frac{K_{ryH}}{N} \times \frac{I_{c}}{C + C_{II}}$$
 (2)

Оптимизация ФНЧ по условию

$$(C+C_{\mathcal{I}})R_{\mathcal{I}} \approx \frac{2}{\omega_{i}}, \qquad (3)$$

обеспечивает апериодический характер h(p) и быстрое установление запрограммированной частоты, что благоприятно отражается и на показателях джиттера – одной из основных характеристик качества СЧ.

Преобразованное выражение (4) представляет оптимальное значение R_л в виде:

$$\mathbf{R}_{\mu} = 2 \sqrt{\mathbf{N} \cdot \frac{1}{\mathbf{K}_{\Gamma \mathrm{YH}}} \cdot \frac{1}{\mathbf{I}_{\mathrm{C}}(\mathbf{C} + \mathbf{C}_{\mu})}} \quad (4)$$

Из выражения (2) следует, что собственная частота джиттера тем меньше, чем больше значение емкости и меньше значение зарядно–разрядного тока.

II. ОГРАНИЧЕНИЕ НА ЗАРЯДНО-РАЗРЯДНЫЙ ТОК И ПЛОЩАДЬ СФ-БЛОКОВ СЧ ФАПЧ

А. Зарядно-разрядный ток

Обобщенная структурная схема зарядноразрядного блока приведена на рис. 2.



Рис. 2. Структурная схема зарядно-разрядного блока

Токи заряда I_p и разряда I_n емкости С под управлением сигналов от фазочастотного детектора коммутируются на шины U_c и U (потенциалы на которых примерно равны). Обозначим через ϕ задержку (+) или опережение (-) перепада сигнала f поделенного на N относительного опорного f_0 (на входах фазочастотного детектора). По определению $-T_o < \phi < T_o$ (T_0 – период сигнала f_0). Операция сравнения Φ ЧД не приводит к заметному изменению ϕ (требуются десятки операций). Это обстоятельство позволяет заменить последовательность импульсов тока I_c на усредненный непрерывный ток:

$$I = \frac{I_c \varphi}{T_0}.$$
 (5)

Величина тока I_C задается по условию $\omega_j \ll f_{\Phi^{\rm U}\mathcal{Q}}$, где ω_j определяется выражением (2), а также по условиям:

$$t_{ycr} = \frac{(C + C_{\mathcal{A}}) \times U_{c.ycr}}{I}, \qquad (6)$$

$$I_{\rm C} \ll \frac{C + C_{\rm A}}{K_{\rm rur}/N} (2\pi \cdot f_{\Phi^{\rm U} \rm A})^2, \tag{7}$$

где t_{ycr} – время выхода в режим, задаваемое условием технического задания (рис. 3), $f_{\Phi \Psi \Pi} = f/N$ – частота работы фазочастотного детектора, $U_{c,ycr}$ – рабочее значение напряжения на шине U_c , соответствующее требуемой частоте ГУН. Для современных процессорных СЧ ФАПЧ приемлемым считается $t_{ycr} < 30...50$ мкс [2].



Рис. 3. Установление рабочего напряжения Uc

В. Емкость ФНЧ

Современные СФ-блоки СЧ ФАПЧ предназначены для решения задач синхронизации высокопроизводительных цифровых микропроцессорных СБИС типа «Система на кристалле» (СнК). В таких системах цепи распространения тактового сигнала строятся в виде Н-дерева [3,4].

В узлах дерева располагаются СФ-блоки СЧ ФАПЧ, преобразующие общесистемный тактовый сигнал в тактовый сигнал локального вычислительного домена. Такая конструкция используется для снижения энергопотребления СнК и предполагает использование значительного числа СЧ. Это обстоятельство накладывает ограничения на занимаемую СЧ площадь на кристалле. Топология типичного процессорного ФАПЧ представлена на рис. 4, из которого видно, что более 70 % площади занимает емкость ФНЧ.



Рис. 4. Топология типичного СЧ ФАПЧ, где 1 – емкости ФНЧ, 2 – цифровая часть, 3 – аналоговая часть

Таким образом, увеличение емкости ФНЧ, необходимое, согласно формулам (2) и (3), для снижения собственной частоты джиттера, ограничено топологическими размерами СФ-блока.

в работе [5] показано, что лля высокопроизводительных цифровых устройств микропроцессорного типа условиям оптимизации с учетом конструктивновыражения (1) топологических ограничений отвечают типовые значения C=50÷200 пΦ и СД=10÷40 пΦ. Соответственно, зарядно-разрядный ток ІС в схемах процессорных ФАПЧ задается в диапазоне 1÷10 мкА.

III. РЕАЛИЗАЦИЯ ЕМКОСТИ НА МОП ТРАНЗИСТОРАХ

Отечественные микроэлектронные технологии позволяют реализовать емкость в нескольких вариантах. Основные и наиболее часто используемые – металлические емкости. Для отечественных технологий уровня 250...90нм их удельные значения лежат в диапазоне 1...3 фФ/мкм² [6].

Известно, что МОП транзистор обладает значительной входной емкостью, которую можно использовать в качестве емкости ФНЧ. Однако в зарубежных разработках СЧ ФАПЧ, например [7-8], показано, что при использовании МОП емкости для технологий с нормами меньше 90 нм характерно увеличение джиттера, которое связано с высокими для данных технологий значениями токов утечек [2]. Оценок и рекомендаций для технологий уровня 250...90 нм, которые осваиваются в России, в данных работах не приводится.

А. Емкость затвора МОП транзистора

Емкость затвора МОП транзистора состоит из трех компонентов (рис. 5): Сзп, Сзс и Сзи [6].



Рис. 5. Затворные емкости МОП транзистора

Все три компонента нелинейные и зависят от режима, в котором находится транзистор. В работе [7] показано, что для быстро нарастающего сигнала на затворе эквивалентная емкость затвора Сз определяется выражением:

$$C_{3} = C_{0} = \frac{\mathcal{E}_{SiO2}\mathcal{E}_{0}}{t_{ox}}A,$$
(8)

где А – площадь затвора, t_{ox} – толщина затворного окисла.

При медленно нарастающем напряжении, что характерно для СЧ ФАПЧ, в области, где 0 < Uзи < Uпор, эквивалентная емкость Сз примерно в два раза меньше, чем С0. Это объясняется возникновением в МОП структуре обедненного слоя [9]. В этой области Сз определяется выражениями:

$$C_{3} = \frac{C_{oc}C_{0}}{C_{oc} + C_{0}},$$
 (9)

$$C_{oc} = \frac{\varepsilon_{SiO2}\varepsilon_0}{d}A,$$
 (10)

где C_{oc} и d – соответственно емкость и толщина обедненного слоя.

Зависимость Сз от напряжения Uзи для пканального транзистора, в котором сток и исток подключены к шине земли, приведена на рис. 6.

Подставив в выражения (9) и (10) характерные для технологий 250...90 нм значения соответствующих переменных, получим Сз.удел = 9...18 фF/мкм2. Полученное значение примерно в 6 раз превышает значение удельной емкости, характерное для металлических конденсаторов.



Рис. 6. Зависимость С₃ от U_{зи}

Таким образом, емкость на основе транзистора обладает относительно стандартной металлической емкости следующими преимуществами (при использовании в ФНЧ ФАПЧ):

- большее удельное значение в рабочей области $U_{\mbox{\tiny 3H}} > U_{\mbox{\tiny пор}};$

- меньшее значение при $U_{3u} < U_{nop}$, что способствует уменьшению времени выхода в рабочий режим.

В. Ток утечки через затвор

Ток утечки через затвор возникает из-за прямого туннелирования электронов или дырок через потенциальный барьер между затвором и подложкой в область подложки и/или наоборот [10]. Уменьшение проектных норм сопровождается ростом тока утечки через затвор Із.ут, значение которого имеет сложную зависимость от Uox (падение потенциала на диэлектрике) и tox [10]. Із.ут также увеличивается с ростом температуры кристалла. В работе [11] показано, что ток утечки через затвор начинает влиять на характеристики МОП транзистора при достижении tox значения 1...2 нм, что примерно соответствует уровню технологий 90...130 нм.

Влияние постоянного тока утечки Із.ут проявляется в фазовом сдвиге ψ равновесного генерируемого сигнала относительно опорного на входах ФЧД:

$$\psi = \frac{\Lambda T}{T},\tag{11}$$

где ΔT – временной сдвиг, T – опорный период ФЧД (T=1/f₀).

Утечка компенсируется сигналом отрицательной обратной связи ФАПЧ - пульсирующим током Ік от зарядно-разрядного блока [1] со средним значением ψ I, где I определяется выражением (5). Полагая ψ I = Iз.ут, получаем

$$\psi = \frac{I_{3.yT}}{I} \,. \tag{12}$$

Наличие сдвига ψ понижает точность сравнения фаз сигналов ФЧД, уменьшает эффективную длительность импульса Up (или Dn – в зависимости от знака утечки) на величину ΔT , что сужает область захвата частоты и фазы СЧ ФАПЧ.

По определению $\psi < 1$. Современные конструкции СЧ ФАПЧ характеризуются значениями ψ , не превышающими 1% (прецизионные – доли процента) [7]. Как следует из выражения (12), для достижения высоких характеристик ФАПЧ необходимо, чтобы ток утечки транзисторной емкости соответствовал условию:

$$I_{3.VT} \ll I.$$
 (13)

Увеличение тока I (альтернативный способ уменьшения ψ) не всегда приемлемо: по условиям работоспособности ФНЧ может потребоваться пропорциональное увеличение емкостей.

IV. ПРАКТИЧЕСКОЕ ПРИМЕНЕНИЕ ТРАНЗИСТОРНОЙ ЕМКОСТИ

По отечественным технологиям с проектными нормам уровня 130..250 нм разработано семейство процессорных синтезаторов частот с механизмом ФАПЧ, предназначенных для решения задач синхронизации высокопроизводительных цифровых устройств микропроцессорного типа, тактовая частота которых находится в диапазоне 5...800 МГц.

В качестве емкости ФНЧ в этом семействе СФблоков использованы транзисторные структуры. Согласно изложенной выше теории рассчитаны: $I_c = 3$ мкА, С = 75 пФ, $C_{\pi} = 15$ пФ, $R_{\pi} = 54$ кОм. Зарядноразрядный ток был рассчитан из условия обеспечения ψ на уровне 1%. Моделирование транзисторных структур программой Spectre с использованием моделей транзисторов технологий 250...130 нм показало выполнение условия (13). Токи утечки оказались на два и более порядка меньше I_c .

Благодаря использованию транзисторной емкости площадь СЧ ФАПЧ была уменьшена в 4 раза. Топология СФ-блоков для технологии 130 нм приведена на рис. 7.



Рис .7 Топология ФАПЧ: 1 – металлические емкости, 2 – транзисторная емкость

Диаграмма выхода в рабочий режим ФАПЧ 130 нм приведена на рис. 8. Из рисунка видно, что tуст отвечает современному уровню и составляет ≈ 25 мкс.



Экспериментальное моделирование образцов разработанных ФАПЧ показало, что ток утечки І_{з-ут} не оказывает влияние на рабочие характеристики ФАПЧ, выполненных по технологии 250 нм. Для технологий уровня ниже 130 нм его влияние приводит к некото-

рому увеличению ψ , но при этом значение ψ не превышает 1..5%.

V. ЗАКЛЮЧЕНИЕ

Полученные результаты для отечественных технологий 250...130 нм позволяют сделать следующие выводы:

1) Использование в качестве емкости ФНЧ емкости затвора МОП транзисторов позволяет:

- примерно в 4 раза снизить занимаемую СФ-блоком площадь;

- более чем на 20 % уменьшить время выхода в режим.

 Возникающий при этом ток утечки не оказывает значительного (менее 5 %) влияния на джиттер ФАПЧ.

ЛИТЕРАТУРА

- Байков В.Д.. Гармаш А.А., Самонов А.А., Севрюков А.Н. Проектирование СФ-блоков ФАПЧ для систем синхронизации интегральных устройств обработки информации // Всероссийская научно-техническая конференция «Проблемы разработки перспективных микроэлетронных систем – 2005». Сб. науч. тр. М.: ИППМ РАН, 2005. С. 366-372.
 Calhoun B.H., Cao Y. Digital Circuit Design Challenges
- [2] Calhoun B.H., Cao Y. Digital Circuit Design Challenges and Opportunities in the Era of Nanoscale CMOS // In Proceeding of the IEEE. 2008. V. 96. № 2. URL: http://www.ece.cmu.edu/~rutenbar/pdf/rutenbarprocieee08.pdf
- [3] Bhumia H., Chen Y., Roy K. and Vijaykumar T. DCG: Deterministic Clock-Gating for Low-power Microprocessor Design // IEEE trans. On VLSI. 2006. V. 14. № 2. P. 245-254.
- [4] Active GHz Clock Network Using Distributed PLLs / V. Gutnik and A. P. Chandrakasan // IEEE journal of solidstate circ. 2000. V. 35. № 11. P. 1553-1560.
- [5] Cao C., Ding Y., Kenneth K. O. A 50-GHz Phase-Locked Loop in 0.13-um CMOS // IEEE Journal of Solid-State Circuits. 2007. V. 42. № 8. P. 1649–1656.
- [6] Sicard E., Dendhina S.D. Deep-submicron CMOS circuit design Simulator in hands Brook // Cloe Publishing company, Salt Lake City Utah 84109, USA 2003.
- [7] Li Li. Fully Integrated CMOS Phased-array PLL Transmitters // Cloe Publishing company, Salt Lake City Utah 84109, USA 2003.
- [8] Shih-An Yu and Peter Kinget A 0.042-mm2 Fully Integrated Analog PLL with Stacked Capacitor-Inductor in 45nm CMOS // Dept. of Electrical Engineering Columbia University New York, NY 10027, USA. 2010.
 [9] URL:

http://lcr.uns.edu.ar/ADCD/Documents/Lecture07_capacita nce_resistance.pdf

- [10] Kaushik R., Mukhopadhyay S. Leakage Current Mechanism and leakage reduction techniques in deep-submicrometer CMOS circuits //
- URL: http://cad37.cs.nthu.edu.tw/~lab/papers/01182065.pdf
- [11] Aganwal A., Mukhopadhyay S., Kim C.H., Raychowdhury A., Roy K. Leakage power analysis and reduction: models, estimation ant tools // IEEE Proc.-Comput. Digit. Tech. 2005. V. 152. № 3. P. 235-246.