Размещение логических ячеек интегральных схем с одновременным учетом быстродействия и теплового режима

А.Г. Арутюнян

Национальный политехнический университет Армении, harash@seua.am

Аннотация — Предложен метод многопараметрического начального размещения логических ячеек интегральных схем (ИС), согласно которому наряду с традиционным критерием суммарной длины межсоелинений **учитываются** также задержки распространения сигнала в цепях схемы и топологическая равномерность на поверхности кристалла ИС. теплового поля Математический вид предложенного представляет собой аддитивную функцию от частных однопараметрических критериев, что позволяет его применять в последовательных алгоритмах начального размещения логических ячеек цифровых ИС.

Ключевые слова — цифровая интегральная схема, начальное размещение, задержки на межсоединениях, равномерность распределения температур, многопараметрическое размещение.

I. Введение

С развитием микроэлектронной технологии и увеличением интеграции ИС повышаются требования к их проектированию. По данным международного указателя полупроводниковой технологии, время требований настоящее среди этих доминирующими являются быстродействие \mathbf{C} уменьшением потребляемая мощность [1]. технологических размеров и увеличением интеграции ИС увеличивается доля задержек сигналов в линиях связи, которая в современных ИС достигает 80...90% задержки сигнала. Межсоединения становятся доминирующим фактором при определении полной задержки путей «вход-выход» цифровых схем и в десятки раз превосходят задержки логических ячеек. Увеличение потребляемой мощности привело к высокой рабочей температуре и большому тепловому градиенту, что, в свою очередь, способствует понижению быстродействия и вызывает серьезные проблемы тепловой надежности. Так, например, при технологиях 0,1 мкм и ниже удельная потребляемая мощность ИС составляет в среднем $26~{\rm BT/cm}^2,$ максимальная температура $-~160~{\rm ^{0}C},$ разности температур между различными зонами кристалла свыше $10\text{-}20~^{0}\text{C}$, а быстродействие – больше 5 ГГц [2, 3].

Результаты ускоренных испытаний ИС средней сложности показали, что если их средний срок службы при температуре $60\,^{0}$ С составляет $50\text{-}75\,$ лет, то при температуре $125\,^{0}$ С — не более $1000\text{-}1500\,$ ч., а для

больших ИС такие же показатели получаются уже при температуре 85-90 $^{\circ}$ C [2].

Таким образом, повышение рабочей температуры полупроводникового кристалла ИС приводит к резкому понижению среднего срока их службы.

В этих условиях наряду со схематическими методами повышения быстродействия и понижения энергопотребления проектируемых ИС неуклонно повышается степень влияния этапа физического проектирования на качество ИС. Так как, с одной стороны, топологическое распределение температур на кристалле ИС в основном зависит от результатов размещения логических ячеек, а с другой размещение оказывает существенное влияние на дальнейшую трассировку, которая, в свою очередь, паразитные параметры определяет межсоединений [4], TO размещение становится ключевой задачей цикле физического проектирования ИС.

В настоящей работе предлагается подход к начальному размещению элементов цифровых ИС, обеспечивающий совместный учет суммарной длины межсоединений, задержек распространения сигнала в цепях схемы и топологическую равномерность теплового поля на поверхности кристалла ИС. Предлагаемый подход основан на применении многопараметрического критерия размещения, математический вид которого представляет собой аддитивную функцию от частных однопараметрических критериев.

II. Состояние вопроса

Современные коммерческие системы автоматизированного проектирования (САПР) ИС, как правило, решают задачу размещения в два этапа: начальное размещение, основанное на приближенных быстрых алгоритмах, обеспечивающих хорошие условия для последующего окончательного размещения, и окончательное размещение, основанное на итерационных алгоритмах улучшения результатов начального размещения по тому или иному параметру.

При этом на этапе начального размещения в основном применяются простейшие последовательные алгоритмы размещения по связанности элементов, а в качестве критерия размещения используется условие обеспечения минимума ожидаемой суммарной виртуальной длины межсоединений, согласно

которому ожидаемые длины межсоединений между элементами идентифицируются их топологическими расстояниями [4, 5]:

$$f_{cB} = \sum_{i=1}^{N} \sum_{\substack{j=1 \ i \neq i}}^{N} r_{ij} d_{ij} \rightarrow min,$$
 (1)

где \mathbf{r}_{ij} — количество связей между \mathbf{i} -м и \mathbf{j} -м элементами; \mathbf{d}_{ij} — геометрическое расстояние между \mathbf{i} -м и \mathbf{j} -м элементами; \mathbf{N} — количество размещаемых элементов ИС.

Удовлетворение проектных требований по быстродействию и тепловому режиму, как правило, осуществляется на втором этапе размещения.

Существующие алгоритмы размещения, учитывающие задержки в межсоединениях, могут быть сгруппированы в два класса: основанный на пути и основанный на цепи.

Подход, основанный на пути, непосредственно воздействует на все или подмножество путей «входвыход» схемы. Так как каждая логическая ячейка подключается к двум или более ячейкам, то управление длинами межсоединений критических путей затрагивает множество других цепей, в результате чего из-за увеличения длин цепей, которые подключены через лежащие на критических путях общие ячейки, может наблюдаться увеличение суммарной длины межсоединений ИС. При этом уменьшение задержки на критических путях может привести к появлению новых критических путей. В настоящее время эта проблема решается путем применения итерационных алгоритмов улучшения размещения с пошаговым уменьшением межсоединений критических путей до достижения приемлемых значений задержек.

Основным недостатком метода, основанного на пути, является потребность больших машинных ресурсов при их реализации. Эти методы применяются на этапе оптимизации размещения, а их эффективность во многом зависит от результатов предварительного начального размещения.

Подход, основанный на цепи, имеет дело с отдельными цепями схемы. При этом, сокращая длины лежащих на критических путях отдельных цепей, можно добиться сокращения суммарных задержек путей. Этот подход более удобен для применения на этапе начального размещения.

В существующих коммерческих САПР задача учета быстродействия, обусловленная задержками на межсоединениях, решается путем оценки критических путей «вход-выход» проектируемой схемы с дальнейшей минимизацией задержек в этих путях. При этом, как правило, используются итерационные алгоритмы размещения, которые предусматривают многократное изменение начального размещения,

нацеленное на сокращение задержек критических путей [6].

Задача учета теплового режима при размещении решается применением целевых алгоритмов обеспечения равномерности распределения температур на поверхности кристалла [7].

Если учесть, что от результатов начального размещения во многом зависит количество итераций на втором этапе и, следовательно, время решения задачи, то становится очевидной важность разработки многопараметрических методов начального размещения элементов ИС, которые совместно с электрической связанностью элементов будут учитывать также быстродействие и тепловой режим. С этой целью далее рассмотрены вопросы разработки критериев учета задержек цепей и равномерности топологического распределения температуры, идентичные по виду (1).

III. ОПИСАНИЕ МЕТОДА

Предлагаемый подход начального размещения логических ячеек ИС с одновременным учетом быстродействия и теплового режима основан на разработке частных критериев учета задержек в межсоединениях $(f_{_3})$ и равномерности распределения температур на поверхности кристалла $(f_{_T})$, идентичных по виду критерию (1), и их совместного представления в виде аддитивной функции от трех частных критериев $f_{_{\mathrm{CB}}}$, $f_{_{\mathrm{T}}}$ и $f_{_3}$:

$$F = a_1 f_{cr} + a_2 f_3 + a_3 f_T , \qquad (2)$$

где ${\bf a}_1$, ${\bf a}_2$ и ${\bf a}_3$ — весовые коэффициенты, задаваемые проектировщиком исходя из проектных требований.

А. Критерий учета задержек в межсоединениях

Критерий учета задержек в межсоединениях основан на важности цепей, предполагающей предварительную оценку реального и требуемого поздних времен формирования сигнала и резервов времени всех цепей схемы. При дальнейшем размещении логических ячеек полученные резервы времени служат мерой важности цепей.

Так как резерв времени некоторой цепи определяет допустимую задержку сигнала в данной цепи, то с целью управления длинами межсоединений при размещении резервы времени цепей можно использовать в качестве критерия близости элементов:

$$f_3 = \sum_{i=1}^{N} \sum_{\substack{j=1\\ i \neq i}}^{N} d_{ij} \sum_{k \in G_{ij}} H_k \rightarrow \min,$$
 (3)

где H_k — коэффициент важности k -й цепи; G_{ij} — множество цепей, соединяющих i -й и j -й элементы.

Коэффициент важности определяется исходя из соображений его обратной пропорциональности к резерву цепи. С этой целью для определения \boldsymbol{H}_k предлагается следующее выражение:

$$H_{k} = \frac{R_{\text{max}} - R_{k}}{R_{\text{max}}}, \tag{4}$$

где R_k – резерв k -й цепи; R_{max} – максимальный резерв для данной схемы.

С точки зрения проектировщика, резерв времени некоторой цепи показывает ту максимальную задержку на межсоединениях данной цепи, которая еще не приводит к опозданию формирования правильного сигнала на основных выходах схемы. Цепи с нулевым резервом времени определяют критические пути от основных входов до основных выходов схемы. Любая задержка на межсоединениях этих цепей приводит к опозданию сигнала на основных выходах схемы.

Резервы времени цепей определяются на основе статического временного анализа схемы. Более подробно об оценке резервов цепей описано в [8].

В результате применения предложенного критерия ячейки, связанные цепями со сравнительно меньшими резервами времени, будут размещаться ближе и наоборот. В результате это приведет к уменьшению разниц суммарных задержек различных путей «входвыход» схемы с обеспечением по возможности низких значений суммарных задержек критических путей.

B. Критерий равномерности распределения температур на поверхности кристалла

Условие равномерности распределения температур на поверхности кристалла можно представить в следующем виде:

$$\sum_{i=1}^{N} \left(T_i - T_{cp} \right)^2 \to \min, \qquad (5)$$

где T_i — температура i -го элемента; T_{cp} — средняя температура элементов ИС; N — количество рассматриваемых элементов ИС.

На основе принципа суперпозиции стационарная температура некоторого і -го элемента определяется исходя из взаимного теплового влияния всех элементов [9]:

$$T_{i} = T_{c} + \sum_{k=1}^{N} P_{k} F_{ki}$$
, (6)

где T_c — температура внешней среды; P_k — мощность k -го элемента; F_{ki} — тепловой коэффициент между k -й и i -й позициями.

Для ИС с высокой степенью интеграции и большой регулярностью структуры, состоящей из элементарных ячеек приблизительно одинаковых размеров, можно принять равенство значений тепловых коэффициентов всех посадочных мест ячеек, т.е. $F_{ii} \approx F_{ii}$. Учитывая,

что значения сумм
$$\sum_{\substack{k=1\\k\neq i,j}}^N P_k F_{ki}$$
 и $\sum_{\substack{k=1\\k\neq i,j}}^N P_k F_{kj}$ мало зависят

от взаимного расположения i-го и j-го элементов, а также принимая во внимание, что F_{ij} является убывающей функцией от геометрического расстояния i-й и j-й ячеек d_{ij} , критерий равномерности распределения температур на поверхности кристалла с точки зрения взаимного расположения ячеек можно представить в виде [10]:

$$f_{T} = \sum_{i=1}^{N} \sum_{\substack{j=1 \ i \neq i}}^{N} |P_{i} - P_{j}| d_{ij} \rightarrow min.$$
 (7)

Тогда задача оптимального теплового размешения элементов ИС будет формулироваться следующим образом. Необходимо найти такие взаимные $(d_{ij}: i, j = 1, 2, \dots, N)$ топологические расстояния координат размещения элементов ИС с заданными мощностями, которые удовлетворяют условию (7). Такая задача представляет собой комбинаторную задачу, точное решение которой связано с полным перебором вариантов размещения. Однако при начальном размещении элементов можно пользоваться более экономичными последовательными алгоритмами размещения, дающими возможность получения удовлетворительных результатов, которые можно подвергнуть дальнейшему улучшению с помощью итерационных алгоритмов окончательного размещения.

Полученное условие (7), с точки зрения проектировщика, означает, что элементы с большими значениями абсолютных разностей мощностей следует размещать по возможности ближе и наоборот, что приведет к уравниванию теплового поля полупроводникового кристалла — тем самым понижая температуру наиболее опасных (с точки зрения надежности) зон.

Более подробно о выводе и обосновании критериев равномерности распределения температур на поверхности кристалла рассказано в [10].

критерий равномерности Отметим, что распределения температур (7) более **у**добен для последовательном применения В алгоритме размещения, однако в отличие от критериев (1) и (3) он неудобен для оценки результатов размещения. С этой целью, исходя из обеспечения максимальной тепловой надежности и с учетом принципа местного влияния, в качестве оценочной функции равномерности температурного размещения принята поля

максимальная суммарная мощность локальной топологической нагретой зоны:

$$F_{T} = \max_{k=1,2,\dots,m} \sum_{i \in F_{k}} P_{ki} \rightarrow \min , \qquad (8)$$

где P_{ki} — мощность i -го элемента k -й локальной топологической зоны; E_k — множество элементов, размещенных в пределах k -й локальной топологической зоны; m — количество локальных топологических зон.

Количество элементов, отнесенных к одной локальной топологической нагретой зоне, зависит от множества факторов и принимается равным 4 при двумерном размещении и 2 — при линейном размещении.

С учетом вышесказанного можно построить обобщенную матрицу смежности $\Lambda = \left\| \lambda_{ij} \right\|; i,j=1,2,...,N \qquad , \qquad \text{где}$ $\lambda_{ij} = a_1 r_{ijn} + a_2 \Delta P_{ijh} + a_3 H_{ijh} - \text{обобщенная}$ связанность i -й и j -й ячеек; r_{ijh} , ΔP_{ijh} и H_{ijh} - нормированные значения r_{ij} , ΔP_{ij} , и H_{ij} ; a_1 , a_2 и a_3 — весовые коэффициенты; $\Delta P_{ij} = P_i - P_j$;

$$\mathbf{H}_{ij} = rac{\displaystyle\sum_{k \in G_{ij}} \mathbf{H}_k}{m_k}$$
 – средний коэффициент важности

множества цепей, соединяющих i -ю и j -ю ячейки.

Нормирование осуществляется переводом значений параметров в пределах 0...1 с целью приведения параметров с различными физическими размерностями к единому относительному безразмерному виду.

Тогда обобщенный критерий размещения примет следующий вид:

$$F_{o6} = \sum_{i=1}^{N} \sum_{\substack{j=1\\j > i}}^{N} r_{ij} \lambda_{ij} \rightarrow \min.$$
 (9)

IV. ПРАКТИЧЕСКАЯ РЕАЛИЗАЦИЯ

Реализован простейший алгоритм последовательного размещения, основанный на матрице смежности и рекурсивном повторении следующей основной процедуры. На очередную позицию размещается ячейка, имеющая минимальное значение функции претендентности β , которое определяется как разница между связанностями данной і-й ячейки с еще не размещенными и уже размещенными ячейками, что соответствует условию

$$\beta_{i} = \min_{i \in E_{H}} \left(\sum_{j \in E_{H}} \lambda_{ij} - \sum_{j \in E_{p}} \lambda_{ij} \right), \tag{9}$$

где $E_{_{\rm H}}$ и $E_{_{p}}$ – множества неразмещенных и размещенных ячеек соответственно.

На основе вышеизложенного подхода разработан соответствующий алгоритм, который реализован на языке C++ и испытан на тестовых схемах ISCAS 85. Работу алгоритма рассмотрим на примере тестовой схемы C17, состоящей из 6 логических ячеек и 11 цепей, Verilog описание которой приведено на рис. 1.

```
module c17(G1,G2,G3,G4,G5,G10,G11);
input G1,G2,G3,G4,G5;
output G10,G11;
wire G6,G7,G8,G9;
nand NAND2_1(G6,G1,G3);
nand NAND2_2(G10,G6,G8);
nand NAND2_3(G8,G2,G7);
nand NAND2_4(G7,G3,G4);
nand NAND2_5(G9,G5,G7);
nand NAND2_6(G11,G8,G9);
endmodule
```

Puc. 1. Verilog описание тестовой схемы C17 ISCAS

В качестве элементной базы использована библиотека цифровых стандартных ячеек SAED90, разработанная в учебном департаменте ЗАО "Синопсис Армения" [11]. Задержки и рабочие мощности для ячеек тестовой схемы приведены в табл. 1

Таблица 1 Задержки и мощности логических ячеек тестовой схемы a17

Номер ячейки	2_1	2_2	2_3	2_4	2_5	2_6
Задержка (<i>nc</i>)	51	51	58	58	51	51
Мощ- ность (<i>мкВт</i>)	1,2	1,3	1,2	2,5	3,6	2,7

При различных сочетаниях значений весовых коэффициентов, входящих в (2), получены следующие линейные последовательности размещения ячеек:

- a) NAND2_1→NAND2_2→NAND2_4→ NAND2_3→ NAND2_5→NAND2_6;
- b) NAND2_1 \rightarrow NAND2_4 \rightarrow NAND2_5 \rightarrow NAND2_3 \rightarrow NAND2_6 \rightarrow NAND2_2;
- c) NAND2_2 \rightarrow NAND2_6 \rightarrow NAND2_1 \rightarrow NAND2_4 \rightarrow NAND2_3 \rightarrow NAND2_5;

d) NAND2_1 \rightarrow NAND2_4 \rightarrow NAND2_5 \rightarrow NAND2_3 \rightarrow NAND2_2 \rightarrow NAND2_6.

Значения весовых коэффициентов и частных критериев приведены в табл. 2.

Как видно из таблицы, минимальные значения критериев получены при тех вариантах размещений, при которых значение весового коэффициента, соответствующего данному критерию, равняется 1, что и следовало ожидать. При одинаковых значениях

Результаты расчетов частных критерий размещения ячеек тестовой схемы

	а	b	С	d
	$a_1=1;$	a ₂ =1;	a ₃ =1;	a1=a2=
	a2= a3=0	$a_1 = a_3 = 0$	$a_1 = a_2 = 0$	a ₃ =1/3
f _{cB}	30	30	38	32
f_3	27,8	21,6	33,2	23,4
F _T	6,3	6,2	4,8	6,1

весовых коэффициентов для всех критериев получается компромиссный вариант по всем показателям.

Сравнительные результаты вариантов размещения ряда более сложных тестовых схем показали большую эффективность применения предлагаемого подхода.

V. ЗАКЛЮЧЕНИЕ

размещения Предложен метол начального стандартных ячеек цифровых ИС с одновременным суммарной длины межсоединений, быстродействия и теплового режима. Апробация метода для размещения ячеек ряда тестовых схем эффективность управления показала высокую частными показателями качества путем варьирования весовых коэффициентов. Предлагаемый метод может быть внедрен в существующие средства САПР в виде подсистемы начального размещения стандартных ячеек, а полученные результаты могут служить стартовым размещением дальнейшей оптимизации.

Поддержка

Исследование выполнено при поддержке ГКН МОН РА в рамках армяно-белорусского совместного научного проекта №13РБ-045.

Литература

- [1] Semiconductor Industry Association, International Technology Roadmap for Semiconductors, 2010, http://public.itrs.net/.
- [2] Ajami A., Banerjee K., Mehotra A., and Pedram M. Analysis of IR-Drop Scaling with Implications for Deep Submicron P/G Network Designs // Fourth International Symposium on Quality Electronic Design.- 2003 (ISQED'03).-P.35-40.
- [3] Тепловой режим процессоров Pentium4-athlonxp. http://www.ixbt.com/cpu/Pentium4-athlonxp-thermal-managment.shtml. - 15 с.
- [4] Sherwani N. Algorithms for VLSI Physical Design Automation. Intel Corporation.-Kluwer Academic Publishers, 2007.- 572 p.
- [5] Gerez S. Algorithms for VLSI design Automation. John Wiley & Sons, Chichester, 1998.- 326 p.
- [6] IC Compiler User Guide: Implementation Version B-2008.09.- September. 2008.-786 p.
- [7] Tsai J.-L., Chen C.-P., Chen G. et al Temperature Aware Placement for SOCs // IEEE Special Issue on On-Chip Thermal Engineering.- Aug., 2006.- P. 1502-1518.
- [8] Арутюнян А.Г.. Начальное размещение логических ячеек интегральных схем с учетом важности цепей// Проблемы разработки перспективных микро- и наноэлектронных систем-2014: Сборник научных трудов / Под общ. ред. А.Л. Стемпковского.- М.: ИППМ РАН, Часть 1, 2014.- С.143-146.
- [9] Дульнев Г, Н., Теория тепло- и массообмена. СПб: НИУ ИТМО, 2012. – 195 с.
- [10] Арутюнян А.Г. Повышение равномерности распределения теплового поля при начальном размещении топологических ячеек ИС. Проблемы разработки перспективных микро- и наноэлектронных систем-2008: Сборник научных трудов/ Под общ. ред. А.Л. Стемпковского.-М.: ИППМ РАН, 2008.- С. 251-254
- [11] Digital Standard Cell Library.- SAED_EDK90_CORE DATABOOK.- © 2008 SYNOPSYS ARMENIA Educational Department.- Yerevan, 2008. 96 p.

Placement of Logic Cells of Integrated Circuits with Simultaneous Consideration of Performance and Thermal Mode

A.G. Harutyunyan

National Polytechnic University of Armenia Армении, harash@seua.am

Keywords — digital integrated circuit, initial placement, delay in the interconnections, uniform temperature distribution, multiparameter placement.

ABSTRACT

With the development of microelectronics technology and increasing of integration of ICs, there are a number of new challenges to their design, among which the dominant ones are to ensure performance and thermal reliability. From the point of view of performance, the interconnections become the dominant factor in determining the total delay of input-output paths of digital circuits and are dozens of times greater than the delays of logic cells. The increase of power consumption resulted in high operating temperatures and large thermal gradient, which in turn leads to lower performance and to serious problems of thermal reliability.

Under these conditions, along with diagrammatic techniques to improve performance and decrease power consumption of designed ICs, the degree of influence of physical design phase on IC quality steadily increases. Since on one hand, the topological distribution of temperature on the IC crystal mainly depends on the outcome of placement of logic gates and on the other hand, placement has a significant effect on further routing, which in turn determines the parasitic parameters and delay of interconnects, the placement becomes key task in the cycle of the physical IC design.

Modern commercial EDA of ICs, as a rule, solve placement problem in two stages: initial placement, based on the approximate fast algorithms, providing good conditions for the subsequent final placement, and final placement, based on iterative algorithms for improving the results of the initial placement on a particular parameter.

At the same time, meeting the design requirements for performance and thermal mode usually leads to the second stage of placement.

If we note that the number of iterations in the second stage, and therefore the time for solving the problem, largely depends on the results of initial placement, the importance of developing multiparameter methods for initial placement of IC elements, which, together with electrical connectivity of elements, are to be considered as performance and temperature conditions, becomes evident.

In this paper, an approach to the initial placement of digital IC elements that provide common account of the total length of interconnects, signal propagation delays in the circuit diagrams and topological uniformity of thermal field on the surface of the chip is proposed. The proposed approach is based on the use of multi-parameter placement criteria, the mathematical form of which is an additive function of private one-parameter criteria. To this end, private criteria of considering delays in interconnects and uniformity of distributing temperature on IC surface, are proposed, the mathematical form of which is identical to the traditional criterion of minimization of the total length of interconnects. This enables their joint representation in the form of an additive function and application of successive algorithms of initial placement.

A simple algorithm for sequential placement, based on adjacency matrix and the recursive repetition of the subsequent general procedures is implemented. A cell, having minimum value of precedent function, defined as the difference between the connectivity of the next placed cell with not yet placed and already placed cells, is placed in recurrent position.

Testing of the method for placing cells of a number of test circuits showed high efficiency of controlling private quality indicators by variation of weighting coefficients. The proposed method can be implemented into existing EDA tools as a subsystem of initial placement of standard cells, and the results can serve as a start for further optimization of the placement.

REFERENCES

- [1] Semiconductor Industry Association, International Technology Roadmap for Semiconductors, 2010, http://public.itrs.net/.
- [2] Ajami A., Banerjee K., Mehotra A., and Pedram M. Analysis of IR-Drop Scaling with Implications for Deep Submicron P/G Network Designs // Fourth International Symposium on Quality Electronic Design. 2003 (ISQED'03). P.35-40.
- [3] Thermal processor mode Pentium4-athlonxp. http://www.ixbt.com/cpu/Pentium4-athlonxp-thermal-managment.shtml. 15 p (in Russian).
- [4] Sherwani N. Algorithms for VLSI Physical Design Automation. Intel Corporation.-Kluwer Academic Publishers, 2007. 572 p.
- [5] Gerez S. Algorithms for VLSI design Automation. John Wiley & Sons, Chichester, 1998. 326 p.
- [6] IC Compiler User Guide: Implementation Version B-2008.09. September. 2008. 786 p.
- [7] Tsai J.-L., Chen C.-P., Chen G. et al Temperature Aware Placement for SOCs // IEEE Special Issue on On-Chip Thermal Engineering. Aug., 2006. P. 1502-1518.
- [8] Harutyunyan A.G.. Initial Placement of Logic Cells of Integrated Circuits, with Consideration of the Importance of Nets // Proceedings of Problems of Development of Advanced Micro- and Nanoelectronic Systems - 2014 / under editorship of the A.L. Stempkovsky, Moscow, IPPM RAS, 2014. Part 1. 2014. P.143-146 (in Russian).
- [9] Dulnev G. N., Theory of Heat and Mass Transfer. St. Petersburg: SRU ITMO, 2012. 195p (in Russian).
- [10] Harutyunyan A.G.. Increase of Uniformity of Distribution of Thermal Field during Initial Placement of Topological IC Cells. Proceedings of Problems of Development of Advanced Micro- and Nanoelectronic Systems 2008 / under editorship of the A.L. Stempkovsky, Moscow, IPPM RAS, 2008. 2008. P. 251-254 (in Russian).
- [11] Digital Standard Cell Library.- SAED_EDK90_CORE DATABOOK.- © 2008 SYNOPSYS ARMENIA Educational Department.- Yerevan, 2008. 96 p. "Mathematical Modeling of Complex Technical Systems", 2006, no. 593, pp. 125-130 (in Russian).