Контроль однородности партии типовых микросхем при измерении радиочастотных характеристик

А.В. Семенов, В.Н. Федорец, В.Н. Старцев ФГУП 18 ЦНИИ МО РФ, antony.se@yandex.ru

Аннотация — Особенности современного производства микросхем предполагают использование методов проверки моделей, чувствительных к бракованным и некачественным изделиям. В настоящей статье предлагается подход, позволяющий обнаруживать несоответствующие изделия (например, контрафакт) путем измерения совокупностей принципиально различных радиочастотных характеристик. Приведены результаты экспериментального тестирования подхода на реальных изделиях, проведено сравнение с основными альтернативными подходами.

Ключевые слова — контроль качества, s-параметры, выявление контрафакта.

I. Введение

Идентификация микросхем на различных этапах жизненного цикла является важным инструментом контроля их качества [1]. Направление, обеспечивающее такую идентификацию с учетом современных требований к микросхемам, получило Design-for-Security. подходы, название Многие применяемые в этой области, основаны на внедрении дополнительных механизмов идентификации микросхем и защиты их от копирования на уровне СФблоков [2]. Исходя из ограниченной универсальности предложенных способов выявления аномалий параметров микросхем, а также достаточно высокой стоимости таких проверок – требуется обеспечить возможность определения аномалий в выборке на основе сравнения набора простых характеристик (обусловленных понятными физическими предпосылками). При хорошей воспроизводимости характеристик с их помощью можно строить системы идентификации для контроля однородности типовых изделий. В настоящей статье предложен подход к идентификации неоднородных микросхем путем сравнения совокупностей отраженного и проходящего через объект тестового сигнала (в частности, sпараметров). Показано, что такие совокупности позволяют разбить исходную партию на кластеры в случае её неоднородности. Кроме этого, проведён с сравнительный анализ другими методами идентификации, которые позволяют принимать решение без детального моделирования параметров микросхем. Это востребовано, в частности, в области выявления контрафакта [3].

II. Обзор известных аналогов предложенного подхода

А. Анализ временных задержек

Анализ временных задержек на контрольных путях распространения сигнала наиболее широко используется для выявления аномалий различной природы в микросхемах [4, 5]. При контроле качества очередь рассматриваются аномалии, В первую деградационными связанные с процессами, вызывающими изменение порогового напряжения транзисторов р-типа, обусловленного температурной нестабильностью напряжения обратного смещения (NBTI) и инжекцией горячих носителей (HCI) [6].

Широко растиражирован подход на основе контроля временных сигнатур электрических схем [7]. контролируемых Он включает выбор путей прохождения сигнала. измерение залержек и илентификанию. При этом используются как известные шаблоны неисправностей (path delay fault. time delay fault), так и специализированные походы на основе различных моделей измерения и обработки сигналов [8-10].

Близким к предложенному нами подходу является использование частотной развертки для получения сигнатур задержек [10]. Основная идея заключается в отборе стабильных (с учетом технологического разброса) частот для генерации тестовых шаблонов. Это позволяет свести идентификацию неоднородных микросхем к сравнению свёрток бинарных сигнатур в метрике Хэмминга.

Серьёзным недостатком при этом является неопределенность достаточного количества путей прохождения сигнала для получения подобных сигнатур. Классификация на основе допустимых границ наблюдаемых параметров и классического метода главных компонент обладает рядом известных недостатков [10, 11]. Для построения решающего достаточно требуется правила обширный подготовительный этап моделирования. Подобный подход можно рекомендовать при контроле конкретного однородности изделия с учетом фактической технологической изменчивости.

В. Анализ наборов электрических параметров

Наиболее распространённый метод быстрого сравнения микросхем по их параметрам – это

использование сигнатурных характериографов, позволяющих выявлять различия в ВАХ [12, 13], полученных при одинаковых условиях измерения.

Данный подход хорошо себя зарекомендовал для отдельных классов микросхем, но имеет недостатки. В первую очередь – принятие решения о допустимом отклонении ВАХ от эталона требует большого набора обучающих данных. Соотношение количества выводов «с отклонением» и без него также затрудняет принятие решения. Кроме этого, некоторые выводы находятся в состоянии, не дающим при измерении ВАХ никакой полезной информации.

С. Анализ физических и структурно-геометрических свойств

Для сравнительной идентификации микросхем широко используются методы контроля физических и структурно-геометрических характеристик (R основном корпуса микросхемы) [12]. Наиболее распространённым методом такого рода является Он рентгенографический анализ. позволяет обнаруживать различия микросхем при сравнении рентгеновского изображения их корпуса с эталоном. В частности, контролю подвергаются выводная рамка, особенности разварки кристалла в корпус. Данный подход никак не контролирует параметры кристалла микросхемы и поэтому может рассматриваться только как вспомогательный.

III. Описание предлагаемого подхода

При проведении сертификационных испытаний микросхем для выявления потенциально-ненадежных микроэлектроники используются изделий многочисленные методы контроля отлельных идентификационных характеристик [14], которые в совокупности позволяют говорить об однородности (неоднородности) предъявляемых партий изделий. Эти методы также применяются к выявлению контрафактных изделий, «подлинных» микросхем [3, 6, 12]. В качестве метода контроля однородности мы предлагали использовать новый подход на основе контроля «внутреннего радиопортрета» [15].

Внутренний радиопортрет - это совокупность амплитудно-частотных, фазо-частотных и временных (импульсный отклик) характеристик, полученных с различных выводов устройства (в частности, s-Такое определение согласуется параметров). с наличием «внешнего радиопортрета», который используется, например, при анализе электромагнитной совместимости [16].

Анализ существующего опыта проектирования [17] и контроля качества микросхем [18, 19] показал, что микросхемы внутри партии могут различаться из-за двух групп факторов:

 - «естественные» причины (технологическая изменчивость, ошибки, дефекты и неисправности, помеховые эффекты); – «искусственные» причины (неправильное комплектование партий, ошибки тех. процесса, контрафакт).

А. Выбор эталонного устройства

При проведении контроля однородности для выявления контрафакта сложной задачей традиционно является выбор эталонных устройств. Известный подход к её решению базируется на статистических методах. Накопление результатов контроля ключевых характеристик типовых устройств позволяет проверять их качество выборочно в рамках статистических планов контроля. Фактически при контроле однородности возможны две ситуации:

1) известны некоторые изделия, удовлетворяющие требованиям по ключевым параметрам (контроль на производстве) – решается задача определения принадлежности некоторых изделий к этой группе «подлинников»;

2) информации о «подлинниках» нет (контроль при закупке).

В первом случае доступно формирование материальных эталонов с привлечением знаний об устойчивости условий производства.

Во втором – целесообразно производить «слепой» отбор изделий в группу эталонов для первоначального контроля, с последующим подтверждением качества через расширенный контроль.

В настоящей работе рассматривается ситуация, когда достоверных данных о качестве изделий нет (обучающая выборка не размечена на классы). В этой связи оправданным становится случайный выбор эталонного устройства из партии.

Радиопортрет этого устройства в дальнейшем рассматривается как эталонный (Rp_gold) и используется в качестве вектора признаков с известной меткой класса.

В. Идентификация

Получение внутренних радиопортретов для других устройств из партии Rp_1, ..., Rp_(n-1), где n – количество устройств в партии.

С. Сравнение результатов

Сравнение эталонного радиопортрета с радиопортретами других приборов из партии. При радиопортретов сравнении оценивается их метрическая близость к эталонному (опорному) классу. Изделия с «далеким» от эталона радиопортретом кластеризуются в новые классы, указывая на неоднородность предъявленной партии. При необходимости выборки из этих классов могут быть подвергнуты углубленному изучению.

D. Подтверждение эталона

Подтверждение эталона происходит после окончания измерений с помощью детального изучения внутренней структуры эталонного устройства с помощью разрушающих методов исследования или на основе контроля расширенного набора характеристик, их сравнения со спецификацией или с материальным эталоном.

IV. Эксперимент

Исследована партия микросхем 121 шт. В ходе эксперимента проведено сравнительное изучение sпараметров прибором Agilent E5071B для микросхем GAL22V100 (программируемые логические устройства). Кроме измерений радиопортрета проводились визуально оптический контроль, рентгеновский контроль, контроль ВАХ, а также функциональное тестирование. В ходе контроля были выявлены различия между отдельными микросхемами.

Визуально-оптический контроль корпусов изделий не выявил типовых дефектов контрафактной партии микросхем [12].

Рентгеновский контроль показал наличие четырёх типов выводных рамок в партии и различные габариты кристаллов (рис. 1).

Контроль ВАХ с помощью сигнатурного характериографа не показал различий между микросхемами, достаточных для принятия решения (это обусловлено отсутствием предварительной конфигурации выводов у данного класса микросхем).

Дополнительно было проведено функциональное тестирование, которое включало в себя проверку программируемости (циклы «запись-чтение») и проверку идентификационного кода. Оно позволило выявить всего два класса, не совпадающих с результатами рентгенографии (при проведении которой были выявлены 4 класса микросхем).



Рис. 1. Пример выявленных неоднородностей в партии, подозреваемой на контрафакт

Сравнительный анализ радиопортрета проводился на основе партии из 103 шт. Из первоначальной партии были исключены неработоспособные изделия, выявленные в ходе функционального контроля, а также изделия с повреждёнными выводами и с идентификационным кодом, не относящимся ни к одному из четырёх выявляемых рентгеновским методом подклассов.

Схема измерения радиопортрета показана на рис. 2. Измерения радиопортрета были проведены между выводами «земли» и «питания», неиспользуемые для измерения выводы микросхемы присоединены к «земле».



Рис. 2. Использованная в эксперименте схема подключения микросхем GAL22V100 (тестовый адаптер не показан)

Для примера приведены s-характеристики приборов из партии, которые максимально отличаются друг от друга (рис. 3).



Рис. 3. Пример различия контролируемых параметров микросхем

В качестве эталонного метода для определения достоверности контроля использовались результаты оптического контроля кристаллов и рентгеновского контроля (рис. 1).

Использован «слепой» метод выбора изделий для измерения. После чего к ним применена следующая методика расчета на основе известного метода кластеризации k-средних [20].

V. МЕТОДИКА РАСЧЁТА СХОДСТВА МИКРОСХЕМ

Предположим, что в предъявляемой партии в равных пропорциях содержатся q производственных партий с равной вероятностью $p(y) = \frac{1}{q}$, а плотности условных вероятностей p(x | y) – гауссовы с единичной матрицей ковариации,

 $p(x \mid j) = (2\pi)^{-\frac{1}{2}} e^{-0.5(x-\mu_j)^2}$, $1 \le j \le q$. Обучение состоит в подборе векторов μ_j в пространстве x. При обучении методом наибольшего правдоподобия требуется минимизировать сумму

$$\sum_{i=1}^{N} -\ln(p(x_i \mid y_i)) \to \min_{\mu}$$
$$\equiv \sum_{i=1}^{N} (x_i - \mu_{y_i})^2 \to \min_{\mu} . (1)$$

Шаг 1. Формируется начальное приближение центров кластеров $y \in Y$, причем μ_y – наиболее удаленные друг от друга объекты обучающей выборки.

Шаг 2. Повторяются шаги 2.1, 2.2, пока *y_i* не перестанут пересекаться.

Шаг 2.1. Каждый объект относится к ближайшему центру. С учётом (1):

$$y_i \coloneqq \arg \min_{y \in Y} d(x_i, \mu_y).$$

Шаг 2.2. Вычислить новое положение центров

$$\mu_{yi} := \frac{\sum_{i=1}^{l} [y_i = y] f(x_i)}{\sum_{i=1}^{l} [y_i = y]}, \ j = 1, ..., n.$$

Шаг 3. Оценить качество кластеризации с помощью функционалов качества:

$$\Phi_0 = \sum_{y \in Y} \frac{1}{|K_y|} \sum_{i:y_i=y} d^2(x_i, \mu_y) \rightarrow \min - для$$

средних внутрикластерных расстояний, где $K_{y} = \{x_{i} \in X \mid y_{i} = y\}$ – кластер с номером

у;
$$\Phi_1 = \sum_{y \in Y} d^2(\mu_y, \mu) \to \max$$
 – для межкластерных расстояний.

Шаг 4. Повторять 1-3 до тех пор, пока $\frac{\Phi_0}{2} \rightarrow \min$

$$\overline{\Phi_1} \rightarrow \Gamma$$

Для учёта признаков $x_i \in U$ с уже определенной меткой класса $y^*(x_i)$ на шаге 2.1 $y = y^*(x_i)$; для остальных – вычисление происходит как прежде.

Результаты расчета по сравнению с эталонным методом (рентгенография) представлены на рис. 4.

VI. ОБСУЖДЕНИЕ РЕЗУЛЬТАТОВ

Результаты достоверности контроля согласуются с размерами обучающих выборок (тип 1 – 20 шт., тип 2 – 22 шт., тип 3 – 58 шт., тип 4 – 3 шт.) и с результатами оценки S22 характеристики как наименее информативной при подобном контроле.

Результаты экспериментов для микросхем в корпусах DIP, PQFP показали, что при выборе путей измерения радиопортерта важно обеспечить максимальный топологический охват диагностическим сигналом при минимальном количестве измерений.

Для сокращения количества измерений можно порекомендовать следующие эвристики.

 Контролировать радиопортрет между питанием VDDIO и любым максимально удаленным выводом (применённая в эксперименте схема измерения между «питанием» и «землёй» работоспособна только для очень простых микросхем с малым количеством выводов).



Рис. 4. Достоверность отнесения в правильный класс по сравнению с «эталонным» методом (рентгенография) при независимом расчете для различных s-параметров

 Контролировать только противостоящие выводы.
 Эта эвристика учитывает свойства геометрического веса рёбер графа измерений.

3) Проводить измерения по крайней мере по двум путям прохождения диагностического сигнала.

Достаточность выбранных путей измерения для конкретного образца определяется исходя из требований к вероятности правильного распознавания [20], которая при поиске контрафакта варьируется от 0,8 до 0,95 [3, 13]. Априорные предположения о количестве изделий, не принадлежащих к эталонному классу, следует увязывать с применяемым планом контроля.

VII. ЗАКЛЮЧЕНИЕ

Таким образом, анализ внутреннего радиопортрета изделия позволяет контролировать однородность партии типовых микросхем неразрушающим низкоэнергетическим методом и осуществлять поиск аномалий путем сравнения с эталоном, полученным разрушающими методами исследования.

Практическое применение данного подхода позволило выявить неоднородные партии микросхем GAL22V100 и XC5210 с признаками контрафакта [3].

С учётом того, что все большее распространение получают сложные многокристальные 3D и 2,5D конфигурации микросхем одном корпусе, в чувствительность предложенного метода к геометрическим отличиям не потеряет своей актуальности.

ЛИТЕРАТУРА

- [1] Комаров А.С. Управление техническим уровнем высокоинтегрированных электронных систем (научнотехнологические проблемы и аспекты развития) / А.С.Комаров, Д.В.Крапухин, Е.И.Шульгин. - М.: Техносфера, 2014. - 239 с. - (Мир радиоэлектроники; XVII-25).
- [2] B. Gassend, D. Clarke, M. van Dijk, S. Devadas, Silicon physical random functions, in *Proc.of the 9th ACM conference on Computer and Communications Security*. CCS '02 (ACM, New York, 2002), pp. 148–160.
- [3] SAE, Counterfeit electronic parts; avoidance, detection, mitigation, and disposition (2013), http://standards.sae.org/as5553a/ (дата обращения: 03.01.2016).
- [4] Стемпковский А.Л., Гаврилов С.В., Глебов А.Л. Методы логического и логико-временного анализа цифровых КМОП СБИС. М.: Наука. 2007. 220 с.
- [5] Булаев И.Ю. Тестер динамических параметров КМОПмикросхем // Фундаментальные проблемы радиоэлектронного приборостроения / Материалы Международной научно-технической конференции «INTERMATIC- 2014», 1–5 декабря 2014 г., Москва. / Под ред. академика РАН А.С. Сигова. – М.: МГТУ МИРЭА, 2014, часть 4. с. 23-25.
- [6] Huard V. et al. CMOS device design-in reliability approach in advanced nodes //IEEE international reliability physics symposium. – 2009. – C. 624-633.

- [7] Xiao K., Forte D., Tehranipoor M. M. Circuit Timing Signature (CTS) for Detection of Counterfeit Integrated Circuits //Secure System Design and Trustable Computing. – Springer International Publishing, 2016. – C. 211-239.
- [8] Bushnell, M., Agrawal, V.: Essentials of Electronic Testing for Digital, Memory & Mixed-Signal VLSI Circuits. Springer, Berlin/Heidelberg (2000).
- [9] Ghosh S. et al. A novel delay fault testing methodology using low-overhead built-in delay sensor //Computer-Aided Design of Integrated Circuits and Systems, IEEE Transactions on. – 2006. – T. 25. – №. 12. – C. 2934-2943.
- [10] Wang S., Chen J., Tehranipoor M. Representative critical reliability paths for low-cost and accurate on-chip aging evaluation //Proceedings of the International Conference on Computer-Aided Design. – ACM, 2012. – C. 736-741.
- [11] Семенов А.В., Степанов Е.Н. Обработка многомерной измерительной информации для системы технической диагностики интегральных микросхем / Аналитика и управление данными в областях с интенсивным использованием данных: XVII Международная конференция DAMDID / RCDL'2015 (Обнинск, 13 – 16 октября 2015 года, Россия): Труды конференции / под ред. Л.А. Калиниченко, С.О. Старкова – Обнинск: ИАТЭ НИЯУ МИФИ, 2015 – с. 320-323 (525 С.).
- [12] SAE, Test methods standard; counterfeit electronic parts. Work in Progress, http://standards.sae.org/wip/as6171/ (дата обращения: 03.01.2016)
- [13] U. Guin, K. Huang, D. DiMase, J. Carulli, M. Tehranipoor, Y. Makris, Counterfeit integrated circuits: a rising threat in the global semiconductor supply chain. Proc. IEEE 102(8), 1207–1228 (2014).
- [14] Программа сертификационных испытаний ЭКБ ИП (образец) // Электронный ресурс испытательного центра AO РНИИ «Электронстандарт» URL:http://www.icrniies.ru/images/stories/File2015doc/ ProgrammaSerIspERIiEM.pdf (дата обращения: 03.01.2016).
- [15] Семенов А.В., Федорец В.Н. Выявление контрафакта внутри однородной партии микросхем при измерении sпараметров // Всероссийская научно-техническая конференция проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). Сборник трудов Издательство: Институт проблем проектирования в микроэлектронике РАН (Москва, Зеленоград). - 2014. - №3. - С. 21-24.
- [16] Ben Dhia S., Ramdani M., Sicard, E. Electromagnetic Compatibility of Integrated Circuits; Springer; 2006. – 473 c.
- [17] Scheffer L., Lavagno L., Martin G. EDA for IC System Design, Verification, and Testing // 2006 by Taylor & Francis Group, 511p.
- [18] Nicolaidis M. Soft Errors in Modern Electronic SystemsSpringer Science Business Media, LLC 2011. 316p.
- [19] Ramdani M. et al. The electromagnetic compatibility of integrated circuits—Past, present, and future //Electromagnetic Compatibility, IEEE Transactions on. – 2009. – T. 51. – №. 1. – C. 78-100.
- [20] Фомин Я.А., Безродный Б.Ф. Адаптивные системы контроля изделий микроэлектроники на ПЭВМ – М.: Издательство стандартов, 1993. – 224с.

Homogeneity Lot of Integrated Circuit Inspection based on Radiofrequency Measurement

A.V.Semenov, V.N.Fedorets, V.N.Starcev

FSUE «18 Central research institute», antony.se@yandex.ru

Keywords — counterfeit detect, quality control, s-parameters.

EXTENDED ABSTRACT

Identification of microcircuits at various stages of their life cycle is an important tool of quality control. The design with such identification has been called Design-for-Security. Many approaches in this area are based on the introduction of additional mechanisms for identifying the quality of the chips and protecting them against copying at the level of IP block [1, 2]. Due to the limited versatility of the proposed method of detection of anomalies in the monitored parameters of the chips, as well as relatively high cost of such inspections we have to ensure the possibility of determining such anomalies in microcircuits by comparison of simple characteristics set[3,4]. In this paper, we carry out comparative analysis of different methods of identification that enable us to make the decision without detailed modeling of the chip.

Analysis of signal time delays in the predetermined paths is most widely used for anomaly detection in microcircuits [5, 6]. Primarily, we discuss anomalies related to the degradation processes that cause the change in the threshold voltage of p-type transistors due to temperature instability of voltage reverse bias (NBTI) and hot carrier injection (HCI) [7].

In particular, the approach based on time signatures of electric circuits [8] is widely replicated. It includes three stages: selection of the controlled paths of the signal, the delay measurement and identification. Known patterns of faults (path delay fault, time delay fault) are used, as well as specialized approaches based on different models of signal measurement and processing [9-11].

The closest to our approach is one based on the use of frequency scan to obtain signature delay [10]: selection of stable (taking into account technological dispersion) frequencies to generate the test patterns. This approach allows us to reduce the identification to the comparison of binary signatures convolutions in the Hamming metric.

A serious drawback from the point of view of the practical use is the uncertainty of a sufficient number of ways (paths) of the signal to obtain such signatures. In addition to constructing decision rule and decision itself, fairly extensive preparatory phase of the simulation is required. Given the known weaknesses of the identification rules and taking into consideration the gaps based on the permissible limits of the parameters and the classical method of principal components [10, 11] such an approach may be recommended for use in the specific product taking

into account the actual process variability involved with silicon factory.

When making certification testing of circuits [12-14] to identify potentially unreliable microelectronics components, the numerous control methods of individual identification characteristics [4,5] should be used, which, when used together, allow us to speak about the homogeneity/heterogeneity of the presented batch (lot). These methods are also applicable to the detection of counterfeit products and allow us to speak about the "authenticity" of the chips [3,6,12]. As a method of uniformity control, we propose to use the new approach based on "internal radio portrait" [15].

Internal radio portrait is a set of amplitude-frequency, phase-frequency and time (impulse response) characteristics, obtained on different pins of the device (in particular, s-parameters). (This definition is consistent with the presence of "external radio portrait", which is used, for example, in our notification, in the analysis of electromagnetic compatibility [16]).

It may be underlined that measuring S-parameters is low energy process and the use of this technique does not disturb the device under investigation [16].

Analysis of the existing design experience [17] and chip quality control [18,19] have shown that circuits within the lot can vary due to two factor groups:

- "natural" causes (process variation, errors, defects and malfunctions, interference effects);

- "artificial" reasons (bad acquisition parties, issues of technical process, counterfeit).

Our method contains the following steps:

A. Definition of the inputs and outputs for measurements

Random selection of the reference device from the lot, measuring its internal radio portrait, which is considered as the reference Rp_gold (and is used as a feature vector with known class label).

B. Identification

Getting internal radio portraits of other devices from the lot Rp_1 , ..., $Rp_{(n-1)}$, where n is the number of devices in the lot.

C. Result comparison

Comparison of the reference radio portrait with radio portraits of other microcircuits of the lot.

D. Confirmation of the reference device

Detailed study of the internal structure of the investigated reference device using destructive methods, proof of identity based on the obtained characteristics, comparing them with the technical description (specification) or with the standard material.

We studied in detail the lot of 121 PCs of integrated circuits. Comparative analysis of s-parameter of on-a-chip FPGA GAL22V100-15LPM has been done using device AgilentE5071B. Radio portrait measurements were held between pins GND and VCC. These may be considered as 2-pole measurement. In addition to measurements of radio portrait, we made visual optical inspection, special x-ray control, control of current-voltage characteristics, and functional testing. During the measurements, the differences between the individual chips were detected.

Comparative analysis of radio portraits were conducted on the basis of 103 units from the lot. Disabled (defect) products identified in the functional control were removed from the initial batch, as well as products with damaged pins and an identification code that was not related to any of the four detected x-ray clusters.

For characteristics s11 and s21, control accuracy was more than 75% (clustering was based on k-means method [20]).

The results of the monitoring reliability are generally consistent with the size of training samples: type 1 - 20 units, type 2 - 22 PCs., type 3 - 58 PCs., type 4 - 3 PCs., and with the results of the evaluation of S22 characteristics as the least informative in such control.

To reduce dimensions (number of measurements), we can recommend the following heuristics.

1) To control radio portrait between the power supply VDDIO and any opposite pin (applied in the experiment measuring circuit between "Vcc" and "ground" are functional only for very simple circuits with small number of pins).

2) To control only opposing pins. The heuristics take into account the properties of the geometric weights of the graph edges measurement.

3) Measurements are carried out at least in two ways of passing the diagnostic signal.

The adequacy of selected methods of measurement for a particular sample is determined from the requirement that the probability of correct recognition [20] is in the range from 0.8 to 0.95 [3,13]. A priori assumptions about the number of products not belonging to the reference class must be linked with the applicable control plan.

The analysis of internal radio portrait of microcircuits and other electronic products allows us to control the homogeneity of the batch of devices by nondestructive low-energy method and to search for anomalies by comparing with the benchmark obtained by other destructive methods. It is possible to use the inclusion of the integrated circuits in the radio tract in the form of a 2-pole device, which expands the possible block diagram of the measurement.

Given the fact that there is a proliferation of complex multichip 2.5 D and 3D configurations of chips in one package (for example, Xilinx Virtex7T), the sensitivity of the proposed method to the geometric differences will not lose its relevance.

REFERENCES

- Komarov A. S. Management of technical level, of highly integrated electronic systems (scientific and technological issues and aspects of development) / A. S. Komarov, D. V. Krapukhin, E. I. Shulgin. Moscow Technosphere, 2014. 239 pp. (World of electronics; XVII-25). (In Russian)
- [2] B. Gassend, D. Clarke, M. van Dijk, S. Devadas, Silicon physical random functions, in *Proc.of the 9th ACM* conference on Computer and Communications Security. CCS '02 (ACM, New York, 2002), pp. 148–160.
- [3] SAE, Counterfeit electronic parts; avoidance, detection, mitigation, and disposition (2013), http://standards.sae.org/as5553a/ (accessed 03.01.2016).
- [4] Stempkovsky A. L., Gavrilov S. V., Glebov A. L., Methods of logical and logical-time analysis of digital CMOS VLSI. Moscow, Nauka. 2007. 220 p. (In Russian)
- [5] Bulaev I. Y. Tester of the dynamic parameters of CMOS circuits // Fundamental problems of radio-electronic instrument / proceedings of International scientific-technical conference "INTERMATIC- 2014", 1 to 5 December 2014, Moscow. / Under the editorship of academician of RAS A. S. Sigova. Moscow, MIREA, 2014, part 4. pp. 23-25. (In Russian).
- [6] Huard V. et al. CMOS device design-in reliability approach in advanced nodes //IEEE international reliability physics symposium. 2009. pp. 624-633.
- [7] Xiao K., Forte D., Tehranipoor M. M. Circuit Timing Signature (CTS) for Detection of Counterfeit Integrated Circuits //Secure System Design and Trustable Computing. Springer International Publishing, 2016. pp. 211-239.
- [8] Bushnell, M., Agrawal, V.: Essentials of Electronic Testing for Digital, Memory & Mixed-Signal VLSI Circuits. Springer, Berlin/Heidelberg (2000).
- [9] Ghosh S. et al. A novel delay fault testing methodology using low-overhead built-in delay sensor //Computer-Aided Design of Integrated Circuits and Systems, IEEE Transactions on. 2006. V. 25. No. 12. pp. 2934-2943.
- [10] Wang S., Chen J., Tehranipoor M. Representative critical reliability paths for low-cost and accurate on-chip aging evaluation //Proceedings of the International Conference on Computer-Aided Design. ACM, 2012. pp. 736-741.
- [11] Semenov A.V., Stepanov E. N. Processing of multidimensional measurement data for systems of technical diagnostics of integrated circuits / Analysis and data management in areas with intensive use of data: XVII international conference DAMDID / RCDL'2015 (Obninsk, Russia, October 13 16, 2015, Russia): conference Proceedings / ed. by L. A. Kalinichenko, S. O. Starkov – Obninsk: INPE NRNU MEPHI, 2015 pp. 320-323. (In Russian).
- [12] SAE, Test methods standard; counterfeit electronic parts. Work in Progress, http://standards.sae.org/wip/as6171/ (accessed 03.01.2016).
- [13] U. Guin, K. Huang, D. DiMase, J. Carulli, M. Tehranipoor, Y. Makris, Counterfeit integrated circuits: a rising threat in

the global semiconductor supply chain. Proc. IEEE 102(8), 1207-1228 (2014).

- [14] Program of certification testing VLSI (sample) // Electronic resource of the testing center of JSC «RNII "Electronstandard"» URL:http://www.icrniies.ru/ images/stories/File2015doc/ProgrammaSerIspERIiEM.pdf (In Russian)
- [15] Semenov A. V., Fedorets V. N. Counterfeit Inspection in Homogeny Lot of Integrated Circuit Based on S-Parameters Measurement // Russian scientific-technical conference problems of development of perspective micro - and nanoelectronic systems (MES). Proceedings of the Publisher: Institute for design problems in microelectronics RAS (Moscow, Zelenograd). 2014. No. 3. pp. 21-24. (In Russian).
- [16] Ben Dhia S., Ramdani M., Sicard, E. Electromagnetic Compatibility of Integrated Circuits; Springer; 2006. 473 p.
- [17] Scheffer L., Lavagno L., Martin G. EDA for IC System Design, Verification, and Testing // 2006 by Taylor & Francis Group, 511p.
- [18] Nicolaidis M. Soft Errors in Modern Electronic SystemsSpringer Science Business Media, LLC 2011. 316p.
- [19] Ramdani M. et al. The electromagnetic compatibility of integrated circuits—Past, present, and future //Electromagnetic Compatibility, IEEE Transactions on. 2009. V. 51. No. 1. pp. 78-100.
- [20] Fomin Ya. A., Bezrodny B. F., Adaptive control systems microelectronic devices on the PC – M.: Publishing house of standards, 1993. 224p. (In Russian).