УДК 621.3.049.77 DOI 10.31114/2078-7707-2018-4-49-56

Разработка и тестирование интегральной схемы для микромеханического акселерометра

Я.В. Беляев[1], Д.В. Костыгов[1], И.В. Лемко[1], А.А. Михтеева[1,2], Н.Н. Невирковец[1,3]

[1]АО «Концерн «ЦНИИ «Электроприбор», г. Санкт-Петербург, designcenter.spb@mail.ru

[2]Университет ИТМО, г. Санкт-Петербург

[3]СПбГЭТУ «ЛЭТИ», г. Санкт-Петербург

***Аннотация* – Рассматриваются этапы разработки и тестирования интегральной схемы с компенсационной обратной связью по заряду для микромеханического акселерометра. Приведен маршрут разработки начиная с системной модели датчика и заканчивая топологией интегральной схемы. Приведены результаты тестирования как составных частей интегральной схемы, так и интегральной схемы совместно с чувствительным элементом.**

***Ключевые слова* – интегральная схема, микроэлектроника, микромеханические датчики, микроэлектромеханические системы.**

I. Введение

Микромеханический акселерометр (ММА) состоит из чувствительного элемента (ЧЭ) и интегральной схемы (ИС). Улучшение параметров такого датчика возможно, как за счет снижения нелинейностей и шумов ЧЭ, так и за счет оптимизации электронных блоков, обеспечивающих первичное преобразование сигналов, их усиление, обработку и в зависимости от архитектуры датчика формирование управляющих или компенсационных обратных связей.

Режим работы датчика с обратной связью по перемещению позволяет значительно снизить требования к ЧЭ и обеспечить высокую величину линейности измерений ускорений. Использование сигма-дельта архитектуры позволяет уменьшить нелинейности, а также значительно уменьшить уровень шума датчика за счет передискретизации, механизма формирования спектра шума и фильтрации [1]. Основными недостатками такой архитектуры являются: усложнение ИС, необходимость обеспечения более точной подстройки под параметры ЧЭ, большая потребляемая мощность, ограничение диапазона измерения напряжением питания, которое используется для формирования компенсационного управляющего воздействия. Применение блоков накачки напряжения приводит, в том числе, к увеличению шума выходного сигнала ИС.

Датчики прямого преобразования за счет задания требуемой жесткости подвеса инерциальной массы ЧЭ могут обеспечивать измерение значительных ускорений (от 50 g и выше) без необходимости использования высоких напряжений управления, но при этом, как правило, обладают большей нелинейностью градуировочной характеристики. Улучшение характеристик такого датчика возможно за счет конструктивных и топологических решений по оптимизации подвеса ЧЭ, за счет применения блока коррекции выходного сигнала, а также за счет использования обратной связи по изменению заряда для снижения влияния нелинейных электростатических сил, возникающих при отклонении инерциальной массы под действием ускорения [1].

В разделе II приведена математическая модель ЧЭ ММА и системная модель, с помощью которой выбрана оптимальная архитектура датчика и определены основные требования к блокам ИС. В разделе III приведена структура преобразователя емкость-напряжение и приведена методика оценки его параметров. Разделы IV и V посвящены разработке цифровых блоков и блока АЦП. Результаты проектирования топологии приведены в разделе VI. В разделе VII приведены результаты тестирования чипов ИС.

II. Системная модель микромеханического акселерометра

Для выбора оптимальной архитектуры датчика с учетом ёмкостной электродной структуры ЧЭ, а также формирования требований к составу блоков и их параметрам, традиционный маршрут проектирования ИС был дополнен этапом разработки параметризованной математической модели ЧЭ с описанием динамики подвижной массы, нелинейностей силы упругости и электростатических сил, электродной структурой, паразитных параметров и технологических погрешностей. Параметры модели уточнялись по результатам моделирования с помощью метода конечных элементов, а также по результатам измерения параметров чипов ЧЭ ММА на пластинах, полученных после изготовления на кремниевом производстве.

Для обеспечения возможности моделирования на системном уровне в программном обеспечении (ПО) Simulink математическая модель ЧЭ была представлена в виде передаточных функций и выражений, описывающих датчики положения

подвижной массы и актуаторы для формирования управляющих воздействий. Для моделирования в среде Cadence Virtuoso модель представлялась в виде кода на языке Verilog-A.

Анализ архитектуры, выбор состава блоков и их характеристик проводился на основе системной модели в программе Simulink, представленной на рис. 1.



Рис. 1. Системная модель микромеханического акселерометра

ЧЭ ММА в модели на рис. 1 представлен в виде передаточных функций, вид которых определяются уравнением динамики (1), связывающим действующие на инерциальное тело внешние силы F_{ex} с силами упругости F_{spring} (2) и демпфирования F_{damp} (3), и выражением (4) для определения изменения измеряемой ёмкости C [2].

$$F_{ex} = m * \ddot{x} - F_{spring} - F_{damp}, \quad (1)$$

$$F_{spring} = k * x, \quad (2)$$

$$F_{damp} = b * \dot{x}, \quad (3)$$

$$C = \varepsilon_0 * \varepsilon * A * \left(\frac{1}{x_0 - x} + \frac{1}{x_1 - x}\right), \quad (4)$$

где m – масса подвижной инерциальной массы ЧЭ, $\ddot{x}$ – действующее ускорение, k – коэффициент жесткости подвеса, x – перемещение подвижной массы, b – коэффициент демфирования, $\dot{x}$ – скорость перемещения подвижной массы, C – емкость, ε_0, ε – электрические постоянные, A – суммарная площадь электродов, $x_0 - x_1$ – расстояние между верхней и нижней обкладками конденсатора, образованного электродами статора и подвижной массой.

С целью уточнения влияния цифровых блоков на параметры ММА дополнительно была разработана системная модель на языке SystemC-AMS, объединяющая механические, аналоговые и цифровые компоненты датчика. Это позволило провести оптимизацию алгоритмов работы цифровых блоков по количеству математических операций и занимаемой площади ИС.

Анализ результатов моделирования системной модели показал, что для достижения заданной нелинейности градуировочной характеристики порядка 0,2% и с учётом ограничения по площади чипа ИС оптимальным является использование архитектуры с компенсационной обратной связью по заряду.

Выбранная архитектура датчика обладает некоторыми преимуществами компенсационных схем, но при этом значительно проще в реализации в интегральном исполнении. При этом применение обратной связи позволяет компенсировать изменения электростатических сил и возникающие при этом нелинейности, вызванные перемещением подвижной массы от номинального положения из-за действия ускорения.

III. Аналоговые блоки интегральной схемы

Формирование напряжения, пропорционального изменению емкости электродной структуры ЧЭ, осуществляется с помощью преобразователя емкость-напряжение (ПЕН). При проектировании ПЕН с помощью математической модели на языке Verilog-A учитывались как возможные значения измеряемых емкостей, так и требования по нелинейности выходного сигнала с учетом технологических разбросов и неидеальностей аналоговых блоков.

На системном уровне проектирования с учётом заданных требований выбрана структура входного каскада, разработана математическая модель и определены диапазоны возможных значений основных параметров данной модели: требования к уровням линейности и шума.

Для минимизации нелинейности, связанной с влиянием электростатической силы, была введена обратная связь по заряду [3, 4]. Упрощенная схема ПЕН с обратными связями (ОС), построенная на переключаемых конденсаторах представлена на рис. 2.



Рис. 2. Схема интегральной схемы с обратной связью по заряду

При проектировании ПЕН с ОС на рис. 2 использовалась методика оценки основных параметров аналоговых блоков с помощью аналитических выражений с последующим моделированием в ПО Virtuoso с учетом моделей транзисторов.

Передаточная функция для ОУ1 (5) в Z-области, полученная с учётом закона сохранения заряда, при фазе управления ключами φ2 будет иметь вид:

$$\frac{V_{\text{out}}(z)}{\Delta C(z)} = 2 \cdot \frac{\frac{1}{C_i} \cdot V_{REF}}{z - \left(1 - \frac{2 \cdot C_0}{C_i}\right)}, \quad (5)$$

где $V_{\text{out}}(z)$ – выходное напряжение, V_{REF} – опорное напряжение, C_0 – номинальная емкость электрода ЧЭ, C_i – емкость в отрицательной обратной связи ОУ1.

Данная передаточная функция соответствует дискретной системе первого порядка. Частота среза f_{-3dB} определяется выражением:

$$f_{-3dB} = \frac{f_s}{2\pi} \cdot \ln\left(1 - \frac{2C_0}{C_i}\right),$$

где f_s – частота модулирования входного сигнала.

Условие превышения запаса устойчивости выше 65 градусов:

$$1 - \frac{2\,C_0}{C_i} > 0$$

Таким образом определены ограничения для параметра C_i:

$$2C_0 < C_i < \frac{2C_0}{1 - \exp\left(2\pi \cdot \frac{f_{-3dB}}{f_s}\right)}$$

Для анализа шума был рассмотрен усилитель ОУ1 поскольку он вносит основной вклад в шум выходного сигнала, а параметры его обратной связи могут быть изменены. Все остальные усилители являются повторителями. Выражение для мощности шума:

$$\frac{\overline{V_{out}^2}}{\overline{V_{n_op1}^2}} = \left(1 + \frac{2C_0 + C_p}{C_i}\right) \cdot \frac{2\pi f_{BW}}{f_s},$$

$$\overline{\Delta C_{n_op1}^2} = \left(\frac{C_0}{V_s}\right)^2 \cdot \left(1 + \frac{2C_0 + C_p}{C_i}\right) \cdot \frac{2\pi f_{BW}}{f_s} \cdot \overline{V_{n_op1}^2} \quad (6)$$

Из выражения (6) следует, что необходимо выбирать максимальное C_i.

Анализ нелинейности проводился с учётом зависимости ёмкости от перемещения, полученной на этапе разработки модели.

С учетом действительной модели ЧЭ ММА выражение для измеряемой емкости имеет вид полинома:

$$C(x) = C_0 + p_{c1} \cdot x + p_{c2} \cdot x^2 + p_{c3} \cdot x^3.$$

Выходной сигнал V_{out} может быть оценен из выражения:

$$V_{\text{out}} = \frac{\Delta C}{C_0} \cdot V_{REF} = \frac{p_{c1} \cdot x + p_{c3} \cdot x^3}{C_0} \cdot V_{REF}$$
$$= \frac{p_{c1} \cdot m \cdot \text{a}}{C_0 \cdot \text{k}} \cdot V_{REF} + \frac{p_{c3} \cdot m^3 \cdot a^3}{C_0 \cdot k^3} \cdot V_{REF}$$

Записав нелинейность масштабного коэффициента через относительную ошибку получим выражение вида:

$$V_{\text{out}} = S_{out}(1 + \varepsilon_M),$$

где $\varepsilon_M = \frac{p_{c3} \cdot m^2 \cdot a^2}{p_{c1} \cdot k^2}$.

Таким образом, выражение для ограничения ошибки ОУ будет иметь

$$V_{\text{out}} = S_{out}(1 + \varepsilon_M)(1 + \varepsilon_E)$$
$$= S_{out}(1 + (\varepsilon_E + \varepsilon_M + \varepsilon_E \cdot \varepsilon_M))$$

$$\varepsilon_E + \varepsilon_M + \varepsilon_E \cdot \varepsilon_M < \varepsilon_S$$
$$\varepsilon_E < \frac{\varepsilon_S - \varepsilon_M}{1 + \varepsilon_M}$$

После формирования и анализа требований к аналоговой части были разработаны следующие блоки на транзисторном уровне:

1. Преобразователь емкость напряжение.
2. Источники опорных напряжений.
3. Осцилляторы, генерирующие тактовый сигнал для АЦП и для цифровых блоков. Блоки позволяют генерировать тактовый сигнал до 25 МГц.
4. Программируемый усилитель для согласования уровня выходного напряжения ПЕН и входного диапазона напряжений АЦП.
5. Резистивный датчик температуры, выполняющий цифровую коррекцию выходного сигнала ММА.
6. Блок мультиплексоров, обеспечивающий глубокую конфигурацию системы.
7. Банк конденсаторов, позволяющий скомпенсировать технологические разбросы ЧЭ, тем самым на порядок увеличивая выход годных ММА.

Оценка нелинейности выходного напряжения для ММА с разработанными блоками представлены на рис. 3.



Рис. 3. Результаты моделирования преобразователя емкость-напряжение микромеханического акселерометра

Из анализа результатов моделирования следует, что нелинейность ММА составила 0,12%, оценка плотности белого шума, приведённого ко входу – 55ug/√Hz для полосы пропускания 1 кГц.

IV. Аналогово-Цифровой Преобразователь

Преобразование аналогового сигнала с ПЕН в цифровой для последующей обработки осуществляется с помощью 12-разрядного АЦП последовательного приближения (АЦП ПП). В соответствии с результатами моделирования системной модели для удовлетворения точностных характеристик ММА необходим АЦП с 10

эффективными битами с частотой преобразования до 100 кГц.

Разработанный АЦП ПП содержит компаратор, цифро-аналоговый преобразователь (ЦАП), регистр последовательного приближения и блок цифровой коррекции. Блок цифровой коррекции с модифицированным алгоритмом управления АЦП используется для уменьшения ошибок, связанных с разбросом параметров ЦАП. Модифицированный алгоритм позволяет конфигурировать время, необходимое на стадию выборки и хранения, что позволило уменьшить вероятность появления ошибок удержания сигнала и обеспечило возможность увеличения частоты преобразования.

Для уменьшения занимаемой площади был выбран 2-х ступенчатый массив конденсаторов ЦАП. Емкость единичного конденсатора в массиве ЦАП была рассчитана на основе ограничений по тепловому шуму, технологическому разбросу, правилам проектирования, а также требованиям по площади и быстродействию [5], [6].

Управление АЦП выполняется путем получения команды по интерфейсу Serial Peripheral Interface (SPI) или с помощью конфигурации дополнительных внешних выводов. Для минимизации времени преобразования аналогового сигнала при получении команды АЦП должен запускаться как можно быстрее. Для этого были разработаны модифицированные алгоритм дешифрации команды и протокол команд, которые позволили осуществить запуск и конфигурацию АЦП по мере принятия битов с внешнего интерфейса.

Блок цифровой коррекции АЦП работает на более высоких тактовых частотах. Это позволило выводить скорректированные данные без значительного сокращения частоты преобразования АЦП.

V. Цифровые блоки интегральной схемы

Цифровые блоки в ИС в общем случае выполняют следующие задачи:

1. Обеспечение взаимодействия с внешними устройствами.
2. Обеспечение настройки режимов работы ИС.
3. Выполнение алгоритма обработки данных.

Для взаимодействия с внешними устройствами используется интерфейс SPI, работающий в полудуплексном режиме.

Для конфигурации ИС используется набор внутренних регистров, позволяющий настраивать частоты генераторов тактовых импульсов, смещение и усиление программируемого операционного усилителя, подстраивать выходной сигнал с ЧЭ посредством банка конденсаторов, а также коммутировать сигналы в аналоговой части ИС.

Цифровая часть ИС состоит из следующих блоков:

1. Блок ведомого SPI интерфейса для взаимодействия с потребителями информации и конфигурации ИС.
2. Блок дешифровки команд.
3. Блок управляющего автомата.
4. Регистровая память.
5. Блок ведущего SPI интерфейса для взаимодействия с внешней памятью.

Для взаимодействия с цифровыми блоками разработана система из 11 команд, разделенных на 5 групп:

1. Команды сброса.
2. Команды взаимодействия с регистровой памятью (чтение или запись регистров).
3. Команды запуска измерений (измерение ускорения или температуры).
4. Команды конфигурации аналоговых блоков.
5. Команда для взаимодействия с внешней памятью.

С помощью разработанной системной модели также были исследованы полиномиальный (Polynomial) и табличный (Look-up table) алгоритмы формирования выходного сигнала датчика [7]-[10]. Анализ результатов моделирования показал, что для случая применения табличного алгоритма обработки данных вычислительная нагрузка минимальна, но необходимо наличие энергонезависимой памяти для хранения таблицы с коэффициентами [11]. С учетом технологии изготовления ИС 350 нм в данном проекте было решено использовать готовую внешнюю память, которую планируется установить в корпусе датчика.

Компенсация смещения нуля и нелинейности масштабного коэффициента выходного сигнала датчика в зависимости от температуры и значения измеренного ускорения производится по выражению вида:

$$A_{out} = \frac{A_{in}-B}{S},$$

где A_{out} – значение ускорения после компенсации, B – смещение нуля (Bias error), S – погрешность масштабного коэффициента (Scale factor error), A_{in} – данные без коррекции с АЦП.

Алгоритм обработки данных включает следующие этапы:

1. Получение информации с датчика температуры.
2. Получение информации от чувствительного элемента.
3. Формирование адреса коэффициента.
4. Чтение из внешней памяти коэффициента.
5. Вычисление выходного сигнала.
6. Запись результата во внутреннюю память и выдача его внешнему потребителю.

Верификация цифровых блоков проводилась на всех этапах проектирования как с помощью классических методов верификации [12], так и с помощью методики временного анализа,

учитывающего влияния контактных площадок и проводников разварки [13]. Дополнительно проводилось прототипирование на программируемых логических интегральных схемах [14].

Разработанная цифровая часть ИС для ММА состоит из более 23 тысяч вентилей и занимает площадь 0,97 мм^2.

VI. Топология интегральной схемы для ММА

На этапе разработки топологического представления аналоговых и цифровых блоков ИС применена методика автоматизированного размещения повторяющихся элементов, которая позволила сократить временные затраты на их проектирование.

При предварительном размещении контактных площадок учитывалась специфика контактных площадок ЧЭ и корпуса для подключения к аналоговым и цифровым цепям ИС. Для снижения паразитных емкостей в контактных площадках для подключения ЧЭ к ИС не применяются схемы защиты от электростатического заряда. На этапе проектирования цепей питания были учтены толщины слоёв металлизации, допустимая плотность тока в слоях металлизации и переходных отверстиях, сопротивления проводников и переходных отверстий.

Размещение и разводка блоков и отдельных компонентов ИС производилась из соображений минимизации влияния аналоговых и цифровых блоков друг на друга. Наиболее важные блоки были размещены ближе к контактными площадкам, с обеспечением большего экранирования [15].

По результатам выполнения верификаций и моделирования с учетом паразитных параметров блоки были частично переработаны. Использование методик автоматизации размещения элементов аналоговых блоков позволило сократить время для перепроектирования.



Рис. 4. Общая топология интегральной схемы для микромеханического акселерометра

Верификация общей топологии ИС также проводится специалистами кремниевой фабрики, по ее результатам были выполнены корректировки как на уровне общей топологии, так и на уровне топологии блоков. Результат разработки топологии ИС для микромеханического акселерометра представлен на рис. 4.

Разработанная топология ИС была передана на кремневое производство в формате GDSII. Запуск осуществлялся в формате MPW по технологии 350 нм.

VII. Тестирование интегральной схемы для ММА

Изготовленные чипы ИС после установки в корпуса и пайки контактных площадок были протестированы как отдельно, так и в виде законченного датчика с ЧЭ.

Программа и методика тестирования ИС состояла из следующих этапов:

1. Определение тока потребления;
2. Тестирование цифровых блоков;
3. Тестирование аналоговых блоков;
4. Тестирование АЦП;
5. Тестирование ИС совместно с ЧЭ.

Проверка тока потребления ИС ММА производилась для определения минимального и максимального тока потребления ИС в зависимости от тактовой частоты. Результаты проверки тока потребления приведены в табл. 1.

Таблица 1

Ток потребления интегральной схемы

№	Тактовая частота, МГц	Макс. значение, мА
Ток потребления в отключенном состоянии		
1	0	2
Ток потребления в рабочем режиме		
2	25	4
3	50	8
4	150	22

По результатам испытания получено, что при номинальной частоте работы ИС 25 МГц потребляемый ток составляет 4 мА, что при напряжении питания 3,3 В соответствует мощности 13,2 мВт.

Тестирование цифровых и аналоговых блоков проводилось с помощью разработанного программно-аппаратного комплекса с использованием отладочной платы DE2-115. Комплекс обеспечивает обмен данными с ИС, ее реконфигурацию, формирование тестовых последовательностей и их верификацию.

Цифровые блоки тестировались в следующем порядке: вначале проводилась проверка интерфейса, по интерфейсу передавалась команда и далее фиксировалась правильность ее выполнения. Дополнительно протестирована работоспособность интерфейса на различных соотношениях тактовых частот и частоты работы интерфейса. Определено, что при номинальной частоте работы ИС максимальная частота SPI интерфейса равна 1,6 МГц.

После проверки интерфейса проводилось тестирование регистровой памяти. Для этого многократно выполнялась операция чтения записи для

случайно выбранного регистра с сгенерированными случайным образом данными. Далее проводилась проверка интерфейса с внешней памятью и алгоритма компенсации.

Оценка нелинейности и среднеквадратического отклонения (СКО) шума выходного сигнала осуществлялась с помощью дифференциального варьирования регистров емкостных банков для трёх вариантов статической нагрузки: отсутствующей нагрузки, 1 пФ и 50 пФ. Емкость единичного конденсатора емкостного банка составляет 3,25 фФ. В качестве АЦП был использован высокоскоростной 14ти-разрядный АЦП AD9248. Результаты тестирования соответствуют данным моделирования и указывают на необходимость ограничивать нагрузку, так как она значительно влияет на чувствительность и нелинейность входного каскада.

Оценка СКО шума входного каскада ИС ММА показала значительное увеличение шума при увеличении нагрузки. С учетом шума АЦП (0,1 мВ) СКО шума входного каскада ИС ММА при 1 пФ составило 0,516 мВ, а для 50 пФ – 11,9 мВ.

В ходе тестирования АЦП были определены статические и динамические характеристики без и с учетом цифровой коррекции. На рис. 5 представлены полученные в ходе тестирования интегральная и дифференциальная нелинейность АЦП. Для их определения на вход тестируемого АЦП подавалось напряжение с эталонного 16-разрядного АЦП. Динамические характеристики определялись с использованием синусоидального сигнала, поданного с генератора сигналов фирмы Agilent. Результаты тестирования показали, что введенный блок цифровой коррекции позволил сместить выходную характеристику АЦП и увеличить число эффективных бит до 10.



Рис. 5. Результаты тестирования АЦП 12 бит ИС для микромеханического акселерометра

При подключении ИС к ЧЭ проведено измерение статических и динамических характеристик аналоговых блоков, АЦП и цифровых блоков в виде законченного датчика ускорения.

Результаты тестирования двух образцов ИС ММА совместно с ЧЭ приведены в табл. 2.

Таблица 2

Результаты тестирования ИС ММА совместно с ЧЭ

Параметр	ТТ	ММА-1	ММА-2
Диапазон измерения линейных ускорений, g	±10	±10	
Порог чувствительности, mg	20	8	6
Смещение нуля			
Нестабильность (по вариации Аллана), mg	< 50	29	43
Нестабильность от пуска к пуску, mg	< 200	63	42
Масштабный коэффициент			
Коэффициент преобразования, LSB/g	-	200	
Нелинейность, %	< 0,2	0,10	0.07
Нестабильность от пуска к пуску, %	< 0,5	0,24	0,20
Нестабильность в пуске, %	< 0,5	0,12	0.10
Плотность мощности шума (для ±10g), mg/√Гц	< 1	0,29	0,27
Полоса пропускания, Гц	> 300	1200	
Частота опроса, Гц	-	10000	
Напряжение питания, В	-	3,3±0,3	
Потребляемая мощность, Вт	< 0,5	0,1	

VIII. Заключение

В работе представлены результаты разработки и тестирования ИС для микромеханического акселерометра. При проектировании использовались системные модели датчика на этапе выбора и анализа характеристик аналоговых блоков ИС и на этапе синтеза алгоритма обработки данных в цифровых блоках с использованием моделей на языках SystemC-AMS.

Приведены состав блоков, их основные параметры. Для ускорения проектирования аналоговой части ИС применялись оценки с помощью упрощенных аналитических выражений с последующей их оптимизацией в программном обеспечении Cadence Virtuoso.

При верификации разработанных цифровых блоков использовалась методика временного анализа с учетом контактных площадок и проводников пайки, выполнялось прототипирование с использованием программируемых логических интегральных схем. Топология разрабатывалась с помощью методики автоматизированного размещения повторяющихся элементов. Полученная интегральная схема изготовлена на кремниевой фабрике по технологии 350 нм.

Результаты тестирования подтвердили работоспособность разработанной и изготовленной ИС. Тестирование проводилось по разработанной

программе и методике испытаний и включало тестирование цифровых, аналоговых блоков ИС, АЦП как отдельно, так и с ЧЭ ММА. Получены характеристики ММА.

ПОДДЕРЖКА

Работа проводилась при поддержке гранта РФФИ 16-08-000640

ЛИТЕРАТУРА

[1] V. Petkov, G. Balachandran, and J. Beintner, “A fully differential charge-balanced accelerometer for electronic stability control,” IEEE J. Solid-State Circuits, vol. 49, no. 1, pp. 262–270, Jan. 2014

[2] Grigorie T.L. The Matlab/Simulink Modeling and Numerical Simulation of an Analogue Capacitive Micro-Accelerometer. Part 1: open loop // MEMSTECH, 2008

[3] H. Leuthold and F. Rudolf. An ASIC for high-resolution capacitive micro accelerometers // Sens. and Actuators A, vol. 21, pp. 278–281, Feb. 1990.

[4] Андряков Ю.А., Лемко И.В., Беляев Я.В. Разработка и оптимизация входного каскада интегральной схемы для микромеханического акселерометра // Материалы XVIII конференции молодых ученых с международным участием. М: "Концерн "Центральный научно-исследовательский институт "Электроприбор" (Санкт-Петербург) 2016

[5] Ю. А. Андряков, А. А. Аникина, Я. В. Беляев, Выбор архитектуры и расчет параметров емкостного цифро-аналогового преобразователя для микромеханического акселерометра // «Научно-технические ведомости СПбГПУ. Информатика. Телекоммуникации. Управление”, 2016, № 4(252), 19–28.

[6] M. Lemkin and B. E. Boser, “A three-axis micromachined accelerometer with a CMOS position-sense interface and digital offset-trim electronics,” IEEE J. Solid-State Circuits, vol. 34, no. 4, pp. 456–468, Apr.1999.

[7] Aggarwal P., Syed Z., Naser El-Sheimy MEMS Based Integrated Navigation // Artech House, 2010.

[8] Xiaoji Niu Fast Thermal Calibration of Low-Grade Inertial Sensors and Inertial Measurement // Sensors, 2013.

[9] Lei Wang. Intelligent Calibration Method of low cost MEMS Inertial Measurement Unit for an FPGA-based Navigation System // International Journal of Intelligent Engineering and Systems, Vol.4, No.2, 2011.

[10] IEEE standard Specification Format Guide and Test Procedure for Linear Single-Axis, Nongyroscopic Accelerometers

[11] Костыгов Д.В., Аникина А.А. Разработка системной модели цифровых блоков интегральной схемы микромеханического акселерометра // Материалы XVIII конференции молодых ученых с международным участием. М: "Концерн "Центральный научно-исследовательский институт "Электроприбор" (Санкт-Петербург) 2016, с. 213-217

[12] Новожилов Е.Е. Формальные методы верификации RTL-моделей сверхбольших интегральных схем. // Программные продукты и системы, 2008

[13] Чернецкая Н.М., Невирковец Н.Н, Костыгов Д.В., Беляев Я.В. Временной анализ интегральных схем с учетом моделей контактных площадок и проводников разварки. // «Научно-технический вестник информационных технологий, механики и оптики», Санкт-Петербург, 2018

[14] Чернецкая Н.М., Михтеева А.А., Невирковец Н.Н, Костыгов Д.В., Беляев Я.В. Верификация поведенческих моделей блоков интегральных схем с помощью средств программируемой логики. // «Научно-технический вестник информационных технологий, механики и оптики», Санкт-Петербург, 2018

[15] Lemko, I.V., Belyaev, Y.V., Kostygov, D.V., Nevirkovets, N.N., Andryakov, Y.A., Mikhteeva, A.A. Integrated circuit layout design for a micromechanical accelerometer // 24th Saint Petersburg International Conference on Integrated Navigation Systems, ICINS 2017; Saint Petersburg; Russian Federation.

Design and Testing of Integrated Circuit for Micromechanical Accelerometer

Y.V. Belyaev[1], D.V. Kostygov[1], I.V. Lemko[1], A.A. Mikhteeva[1,3],

N.N. Nevirkovets[1,2], N.M. Chernetskaya[1,2]

[1]Concern "CSRI Elektropribor", Saint Petersburg, designcenter.spb@mail.ru

[2]Saint Petersburg Electrotechnical University (LETI), Saint Petersburg

[3]ITMO University, Saint Petersburg

***Abstract* — Design and testing of an integrated circuit for a micromechanical accelerometer is presented. On the first stage of the design, two types of accelerometer system model have been developed. The first system model in Matlab Simulink was used for analog block performance analysis. In addition, this model was transformed to Verilog-A model and used to determine range of feasible values of analog block parameters and linearity and noise floor limitations. The second model was simulated to estimate necessary digital algorithm. On the next stage, a digital code and schematic model of analog and ADC models have been developed. The main features of the digital part is to configure the analog part and to calibrate the ADC output data. To increase effective number of bits of ADC, special algorithms of DAC control and compensation have been used. The architecture of ADC and all parameters were estimated taking into account technology mismatch and parasitic parameters. The analog blocks operate as**

capacitance-to-voltage converter with charge-balanced architecture. On last design stage, the final layout of integrated circuit was developed. After fabrication and wire-bonding sensing element and integrated circuit in one package, the testing of entire device has been performed. It was shown that designed IC for micromechanical accelerometer meets the technical requirements.

***Keywords* — integrated circuit, microelectronics, microelectromechanical sensors, microelectromechanical systems.**

REFERENCES

[1] V. Petkov, G. Balachandran, and J. Beintner, “A fully differential charge-balanced accelerometer for electronic stability control,” IEEE J. Solid-State Circuits, vol. 49, no. 1, pp. 262–270, Jan. 2014

[2] Grigorie T.L. The Matlab/Simulink Modeling and Numerical Simulation of an Analogue Capacitive Micro-Accelerometer. Part 1: open loop // MEMSTECH, 2008

[3] H. Leuthold and F. Rudolf. An ASIC for high-resolution capacitive microaccelerometers // Sens. and Actuators A, vol. 21, pp. 278–281, Feb. 1990.

[4] Andryakov Y.A., Lemko, I.V., Belyaev, Y.V. Razrabotka I optimizacia vhodnogo kascada integralnoi shemu dlya micromahanicheskogo akselerometra (Developing and optimization of integrated circuit for micromechanical accelerometer) // Materialu XVIII konferencii moloduh ychenuh s megdunarodnum ychastiem "Concern "CNII "Electropribor", Sankt-Peterburg, 2016

[5] Yu. A. Andryakov, A. A. Anikina, Ya. V. Belyaev, Vybor arhitektury i raschet parametrov emkostnogo cifro-analogovogo preobrazovatelya dlya mikromekhanicheskogo akselerometra // «Nauchno-tekhnicheskie vedomosti SPbGPU. Informatika. Telekommunikacii. Upravlenie”, 2016, № 4(252), 19–28.

[6] M. Lemkin and B. E. Boser, “A three-axis micromachined accelerometer with a CMOS position-sense interface and digital offset-trim electronics,” IEEE J. Solid-State Circuits, vol. 34, no. 4, pp. 456–468, Apr.1999.

[7] Aggarwal P., Syed Z., Naser El-Sheimy MEMS Based Integrated Navigation // Artech House, 2010.

[8] Xiaoji Niu Fast Thermal Calibration of Low-Grade Inertial Sensors and Inertial Measurement // Sensors, 2013.

[9] Lei Wang. Intelligent Calibration Method of low cost MEMS Inertial Measurement Unit for an FPGA-based Navigation System // International Journal of Intelligent Engineering and Systems, Vol.4, No.2, 2011.

[10] IEEE standard Specification Format Guide and Test Procedure for Linear Single-Axis, Nongyroscopic Accelerometers

[11] Kostygov, D.V., Anikina A.A. Razrabotka sistemnoi modeli cifrovuh blokov integralnoi shemu micromehanicheskogo akselerometra (Digital blocks system model design of integrated circuit for micromechanical accelerometer) // Materialu XVIII konferencii moloduh ychenuh s megdunarodnum ychastiem "Concern "CNII "Electropribor", Sankt-Peterburg, 2016, c. 213-217

[12] Novogilov E.E. Formalinue metodu verificacii RTL-modeley sverhblshih integralnuh shem (Formal method of integrated circuit RTL-models verification) // Programnue produkti I sistemu, 2008

[13] Chernetskay N.M., Nevirkovets, N.N., Kostygov, D.V., Belyaev, Y.V. Vremennoy analis integralnuh shem s ychetom modelei contaktnuh ploshadok b provodnikov razvarki (Integrated circuits timing analysis with taking into account pad models and wire bondig of conductors) // Nauchno-technicheski vestnik informacionnuh technologii, mehaniki I optiki, Sankt-Peterburg, 2018

[14] Chernetskay N.M., Mikhteeva, A.A., Nevirkovets, N.N., Kostygov, D.V., Belyaev, Y.V. Verificacia povedencheskih modelei blokov integralnuh shem s pomoshu sredst programmiruemoi logiki (Verification of integrated circuit dehavioral models by programmable logic) // Nauchno-technicheski vestnik informacionnuh technologii, mehaniki I optiki, Sankt-Peterburg, 2018

[15] Lemko, I.V., Belyaev, Y.V., Kostygov, D.V., Nevirkovets, N.N., Andryakov, Y.A., Mikhteeva, A.A. Integrated circuit layout design for a micromechanical accelerometer // 24th Saint Petersburg International Conference on Integrated Navigation Systems, ICINS 2017; Saint Petersburg; Russian Federation.