

# Разработка алгоритмов калибровки аналого-цифровых преобразователей с использованием математической модели на примере АЦП последовательного приближения

М.Н. Скрипниченко<sup>1,2</sup>

<sup>1</sup>НИУ МИЭТ, г. Москва

<sup>2</sup>АО НПЦ ЭЛВИС, mskripnichenko@elvees.com

**Аннотация** — В статье представлен метод разработки и отладки алгоритмов для устройств смешанного сигнала с использованием математической модели. В качестве устройства смешанного сигнала использовался АЦП последовательного приближения. Получены выражения, описывающие состояние преобразователя при переключении разрядов и семплирующего ключа. Рассмотрены причины, ухудшающие динамические характеристики преобразователя, в частности, разброс конденсаторов. Учет этого эффекта добавлен в математическую модель. Для уменьшения негативного влияния на характеристики преобразователя разработан алгоритм предварительной калибровки матрицы, учитывающий разброс конденсаторов. Затем было проведено моделирование математической модели, учитывающее как разброс конденсаторов, так и физический шум. По результатам моделирования выяснилось, что при использовании алгоритма отношение сигнала к шуму увеличивается на 7.3 дБ, а динамический диапазон, свободный от паразитных составляющих, на 16.8 дБ по отношению к полной шкале.

**Ключевые слова** — АЦП ПП, SAR ADC, моделирование АЦП, калибровка АЦП ПП, математическая модель АЦП.

## I. ВВЕДЕНИЕ

По мере увеличения разрядности АЦП увеличивается влияние негативных эффектов при производстве и эксплуатации микросхемы. Среди основных нежелательных эффектов можно выделить разброс параметров конденсаторов при производстве [1] и офсет дифференциальных пар [2].

Для компенсации упомянутых выше эффектов используются следующие типы калибровки:

- предварительная, учитывающая эффекты производства;
- фоновая, учитывающая эффекты эксплуатации - повышение температуры, падение напряжения в определенных местах микросхемы;
- внешняя, учитывающая и эффекты эксплуатации, и эффекты производства.

Использование калибровки предполагает разработку сложного алгоритма, требующего

длительного моделирования для проверки работоспособности. Современные средства проектирования схем смешанного сигнала [3] позволяют проводить подобное моделирование, проверяя реализацию алгоритма с использованием аналоговой части. При данном маршруте проектирования необходимо реализовать алгоритм на HDL и отладить непосредственно во время смешанного моделирования, что требует временных затрат.

В качестве альтернативы традиционного маршрута смешанного моделирования предлагается использовать поведенческую модель аналоговой части. Весьма распространена разработка поведенческой модели на Verilog-A, что подразумевает использование цифровой части на HDL [4-6]. В данной работе предлагается разработать и модель, и соответствующие алгоритмы оцифровки и калибровки.

Математическая модель должна функционировать аналогично схеме в аналоговом симуляторе, но может при этом учитывать только определенные эффекты.

## II. МАТЕМАТИЧЕСКАЯ МОДЕЛЬ АЦП ПОСЛЕДОВАТЕЛЬНОГО ПРИБЛИЖЕНИЯ

### A. Принцип работы АЦП

На рис. 1. изображена структурная схема АЦП последовательного приближения (ПП). Ключевые элементы преобразователя - регистр ПП в составе цифровой части АЦП, цифро-аналоговый преобразователь (ЦАП), компаратор, устройства выборки-хранения (УВХ). В современных преобразователях [7] УВХ совмещено с матрицей С2С в ЦАП.




Рис. 1. Структурная модель АЦП ПП

Цифровая часть АЦП ПП реализует алгоритм двоичного поиска. На первом такте оцифровки старший бит регистра ПП устанавливается в единицу, все

остальные биты - в ноль. Поскольку входы ЦАП подключены к регистру ПП, на выходе преобразователя формируется напряжение, соответствующее половине опорного напряжения. Компаратор сравнивает напряжения на выходах ЦАП и УВХ, и в зависимости от его решения старший бит остается в единице, если напряжение на выходе УВХ больше выхода ЦАП, либо переключается в ноль, если напряжение на выходе ЦАП меньше, чем напряжение на выходе УВХ. Таким образом, напряжение входного сигнала определяется с разрешением  $\frac{1}{2}$  от опорного напряжения.

На втором такте оцифровки старший бит регистра ПП не меняется, а следующий по старшинству бит устанавливается в единицу, и идет следующее сравнение, что приводит к разрешению  $\frac{1}{4}$  от опорного напряжения. После прохождения  $N$  тактов оцифровки входной сигнал известен с разрешением  $\frac{1}{2^N}$  от опорного напряжения.

### В. Структура матрицы конденсаторов

Для разработки матрицы конденсаторов используются различные схемы. Простая схема подразумевает параллельное включение конденсаторов с увеличивающимся в два раза номиналом. Подобная схема изображена на рис. 2. Недосток данной схемы состоит в том, что для многоразрядных матриц размеры старших конденсаторов будут превосходить допустимые размеры кристаллов на порядки.




Рис. 2. Матрица с двоичными конденсаторами




Рис. 3. Матрица типа C2C

Другой вариант – построение матрицы типа C2C с конденсаторами емкостью  $C$ , управляемыми цифровой частью, и разделительными конденсаторами номиналом  $2C$ . Недосток данной схемы в том, что количество семплирующих ключей  $K0$ , фиксирующих нулевой потенциал на шине  $Vout$ , равно количеству

разрядных конденсаторов, что продемонстрировано на рис. 3. В качестве промежуточного варианта используется разделенная матрица конденсаторов [5]. Данный подход сочетает преимущество обоих подходов – используются конденсаторы разумного размера и малое количество ключей. Пример схемы с разделенными конденсаторами изображен на рис. 4.




Рис. 4. Разделенная матрица

### С. Составление математической модели

При написании математической модели использован операторный метод [8], заменяющий дифференциально-интегральные выражения алгебраическими, что упрощает процесс расчета.

Рассмотрим структурную схему матрицы конденсаторов. Основа математической модели – зависимость напряжения на входе компаратора со стороны матрицы в зависимости от переключения ключей. Для этого составляется система уравнений по первому правилу Кирхгофа для общего вывода конденсаторов в каждой из секций.

При разомкнутом семплирующем ключе подтягивания общего потенциала к земле будет выполняться принцип сохранения заряда в замкнутой системе – суммарный заряд матрицы постоянен, при переключении напряжения  $V_i$  заряд перераспределяется по матрице, что приводит к изменению общего потенциала. Для получения зависимости значения общего потенциала на входе компаратора выведем аналогичную зависимость для всех общих потенциалов в каждой секции.




Рис. 5. Направления токов через конденсаторы

Рассмотрим матрицу из 3 секций, в каждой из которых  $N$  конденсаторов. В случае матрицы с большим количеством секций увеличивается количество уравнений для промежуточных секций,

составленных по тому же принципу, что и уравнение для средней секции в приведенном ниже примере.

Составим уравнения токов в младшей секции конденсаторной матрицы в состоянии, когда ключ, притягивающий общий потенциал к земле, разомкнут. Согласно первому закону Кирхгофа, сумма токов, сходящихся в одном узле, равна нулю. При этом будем считать, что в момент переключения напряжения  $V_i$  ток через разрядные конденсаторы и разделительный конденсатор течет к общему потенциалу  $\phi_{i0}$ , как обозначено на рис. 5. Таким образом, получатся следующие уравнения:

$$\sum_{k=0}^{N-1} i_{0k} + i_{div0} = 0$$

$$\sum_{k=0}^{N-1} C_{0k} \frac{d(U_{0k}(t) - \phi_{i0}(t))}{dt} + C_{div0} \frac{d(\phi_{o1}(t) - \phi_{i0}(t))}{dt} = 0$$

Совершив прямое преобразование Лапласа, получим следующее выражение:

$$\sum_{k=0}^{N-1} C_{0k} \frac{U_{0k}(p) - \phi_{i0}(p)}{p} + C_{div0} \frac{\phi_{o1}(p) - \phi_{i0}(p)}{p} = 0$$

Из этого выражения можно вывести зависимость напряжения в точке  $\phi_{i0}$  от напряжений  $V_x$  и  $\phi_{i1}$  и произвести обратное преобразование Лапласа:

$$\phi_{i0}(t) = \frac{\sum_{k=0}^{N-1} C_{0k} * U_{0k}(t) + C_{div0} * \phi_{i1}(t)}{\sum_{k=0}^{N-1} C_{0k} + C_{div0}} \quad (1)$$

После аналогичных расчетов для средней и старшей секции получается зависимость изменения напряжения в узлах  $\phi_{i1}$  и  $\phi_{i2}$  при изменении напряжения  $V_x$ . Если подставить формулу (1) в формулу для средней секции, а затем выразить оттуда  $\phi_{i1}$ , из выражения исчезнет переменная  $\phi_{i0}$ . После аналогичных операций с выражением для старшей матрицы получается выражение зависимости узла  $\phi_{i2}$  от значений  $V_x$ , т.е. формула для зависимости напряжения на входе компаратора от напряжений на конденсаторах. Выведенная формула – основа для математической модели матрицы конденсаторов. Например, для матрицы из двух секций с одним конденсатором в каждой формула примет следующий вид:

$$V_{OUT} = \frac{V_0 * C_0 * C_{div0} + V_1 * C_1 * (C_0 + C_{div0})}{C_0 * C_1 + C_0 * C_{div0} + C_1 * C_{div0}}$$

#### D. Модель разброса конденсаторов и модель шума

Для моделирования разброса конденсаторов к емкости каждого конденсатора случайным образом добавлялось или вычиталось значение функции равномерного распределения от нуля до 0.01 веса младшего конденсатора в секции.

Модель шума представляет собой аддитивный источник на входе компаратора [9].

#### E. Использование математической модели

На основе приведенных выше формул описана математическая модель АЦП последовательного приближения с событийно-ориентированной архитектурой [10]. Событиями, при наступлении которых изменяется состояние схемы, считаются переключения семплирующего ключа К0 и разрядных ключей.

Проведено схемотехническое моделирование матрицы, состоящей из конденсаторов, подтвердившее корректное функционирование математической модели.

Описанная выше модель универсальна – с ее помощью можно моделировать не только стандартные процедуры слежения, семплирования и оцифровки сигналов, но и произвольные алгоритмы, направленные на улучшение работы матрицы конденсаторов в составе АЦП.

### III. АЛГОРИТМ ПРЕДВАРИТЕЛЬНОЙ КАЛИБРОВКИ МАТРИЦЫ КОНДЕНСАТОРОВ

Одна из причин ухудшения динамических характеристик АЦП – разброс емкостей конденсаторов в матрице при производстве микросхемы. Для улучшения характеристик используются алгоритмы, учитывающие разброс при формировании выходного кода АЦП. Далее будет приведено описание алгоритма предварительной калибровки конденсаторов и результаты моделирования алгоритма с использованием математической модели.

Алгоритм калибровки основан на возможности представить конденсатор как линейную комбинацию младших конденсаторов:

$$C_n = \sum_{i=0}^{n-1} C_i * K_{ni}, \quad (2)$$

где  $C_n$  – емкость n-го конденсатора,

$K_{ni}$  – коэффициент представления i-го конденсатора в линейном разложении n-го конденсатора, принадлежит множеству  $\{0, 1\}$ .

Достигаемая при этом точность равна приращению напряжения при переключении младшего конденсатора. Поэтому для проверки корректности разложения необходимо убедиться, что

$$\left| \Delta V_n - \sum_{i=0}^{n-1} \Delta V_i * K_{ni} \right| < \Delta V_0,$$

где  $V_n$  – приращение напряжения при переключении  $n$ -го конденсатора,

$V_0$  – приращение напряжения при переключении младшего конденсатора,

$V_i$  – приращение напряжения при переключении  $i$ -го конденсатора.

При измерении отношения младших конденсаторов сложно получить приемлемую точность ввиду малого количества конденсаторов, представленных в описанном выше линейном разложении. Для расчета межразрядных отношений конденсаторы разделяются на две группы – младшие некалибруемые и старшие калибруемые. Вводится понятие “веса” конденсатора – безразмерной величины, отражающей его емкость. Отношение весов двух конденсаторов с точностью до веса младшего используемого при калибровке конденсатора равно отношению емкостей. Веса младших конденсаторов принимаются заранее известными константами.

Зная представление калибруемого конденсатора (2), можно рассчитать его вес, представив его как сумму весов конденсаторов, входящих в разложение:

$$W_n = \sum_{i=0}^{n-1} W_i * K_{ni}$$

После расчета веса конденсаторов будет получено межразрядное отношение для любой пары конденсаторов, поскольку отношение весов двух произвольных конденсаторов равно отношению емкостей этих конденсаторов с точностью емкости младшего конденсатора.

Завершающий этап – калибровка полной шкалы. Цель калибровки полной шкалы – установить соответствие между весом конденсатора и его вкладом в выходной код АЦП, где код из всех нулей соответствует нулевому напряжению на входе, а код из всех единиц соответствует максимально возможному. Для получения выходного кода с разрядностью  $OW$  (Output Width) необходимо присвоить каждому конденсатору вес

$$Wfs_n = \frac{\sum_i^{n-1} W_i * K_{ni}}{\sum_l W_l}$$

где  $W_l$  – веса конденсаторов, являющихся частью устройства выборки-хранения.

Таким образом, итоговый код будет представлять собой скалярное произведение вектора весов конденсатора  $Wfs$  и кода на матрице конденсаторов  $C2C$ , полученный в результате оцифровки:

$$Result = \sum_{i=0}^{n-1} Wfs_i * CODE_i$$

#### IV. ОЦЕНКА РЕЗУЛЬТАТОВ ОЦИФРОВКИ

В качестве критерия оценки результатов оцифровки используется параметр  $ENOB$  – количество эффективных разрядов.

Для оценки  $ENOB$  рассчитывается отношение интегральной мощности сигнала к интегральной мощности шума [11], как это указано на рис. 6.




Рис. 6. Отношение сигнала к шуму на спектре

Для расчёта количества эффективных разрядов используется следующая формула:

$$ENOB = \frac{(SNR - 1.76\text{дБ})}{6.02\text{дБ}}$$

#### V. РЕЗУЛЬТАТЫ МОДЕЛИРОВАНИЯ

Проведено моделирование АЦП ПП – предварительная калибровка конденсаторов и оцифровка 2000 семплов синусоидального сигнала.

Калибровка и оцифровка проходили в различных условиях – без модели физического шума и модели разброса конденсаторов, с учетом обеих моделей и с учетом каждой модели по отдельности.

При моделировании алгоритмов использовалась модель преобразователя с разделенной матрицей, состоящей из 3 секций по 7 конденсаторов. В качестве УВХ использовались 4 старших конденсатора старшей секции. В каждой секции до разброса конденсаторов устанавливается бинарное отношение емкостей двух соседних конденсаторов.

Разделительный конденсатор подобран таким образом, чтобы приращение напряжения на входе компаратора при переключении младшего конденсатора старшей секции было вдвое больше, чем при переключении старшего разряда младшей секции.

Величина шума задается функцией нормального распределения с математическим ожиданием 0 В и среднеквадратичным отклонением 32 мкВ при значении полной шкалы АЦП в 3 В. Значения получены по результатам схемотехнического моделирования блока компаратора по технологии 180 нм.

Таблица 1

## Результаты моделирования алгоритма калибровки

Параметры моделирования	Наличие предварительной калибровки	SINAD, дБ	ENOB, биты
Без шума, без разброса конденсаторов	Без калибровки	113.57	18.57
	С калибровкой	113.54	18.56
С шумом, без разброса конденсаторов	Без калибровки	89.9	14.64
	С калибровкой	89.3	14.55
Без шума, с разбросом конденсаторов	Без калибровки	86.46	14.1
	С калибровкой	96.5	15.7
С шумом, с разбросом конденсаторов	Без калибровки	82.4	13.4
	С калибровкой	89.7	14.6

Как можно видеть из результатов моделирования, указанных в табл. 1, без шума и разброса конденсаторов предварительная калибровка не дает никакого эффекта, поскольку сохраняется бинарное межразрядное отношение.

При появлении шума проведение предварительной калибровки даже ухудшает результаты, поскольку калибровка проводится аналогично с шумом. Для улучшения результатов каждая калибровка проводится 4 раза для снижения влияния шума. Как результат, отношение сигнала к шуму ухудшилось всего на 0.6 dB по отношению к SNR сигнала, измеренного без калибровки.

При разбросе конденсаторов без шума видно улучшение при проведении калибровки – более 10 dB SNR. Между тем количество эффективных разрядов уменьшилось, поскольку уменьшилась и эффективная емкость матрицы из-за изменения емкости разделительных конденсаторов.




Рис. 7. Спектр оцифрованного сигнала при моделировании с шумом и разбросом конденсаторов без коррекции (красный график) и с коррекцией (синий график)

Спектр сигналов с коррекцией и без при моделировании с шумом и разбросом конденсаторов (наиболее приближенные к реальности условия) приведен на рис. 7. Отношение сигнала к шуму увеличилось на 7.3 дБ, или на 1.2 эффективных разряда.

Кроме того, динамический диапазон, свободный от паразитных составляющих, увеличился на 16.8 дБ – с 86.7 до 103.5 дБ.

## VI. ВЫВОД

В статье предложен способ использования модели при разработке и отладке алгоритмов калибровки, ускоряющий данные процессы.

Разработана математическая модель аналого-цифрового преобразователя последовательного приближения на основе разделенной матрицы, одновременно являющейся и цифро-аналоговым преобразователем, и устройством выборки-хранения. С помощью разработанной модели проведено исследование влияния разброса конденсаторов на уменьшение количества эффективных разрядов.

Алгоритм, учитывающий разброс конденсаторов, показал эффективность в условиях разброса конденсатора и шума на входе компаратора. Благодаря использованию алгоритма отношение сигнала к шуму возросло на 7.3 дБ, что эквивалентно 1.2 эффективных разрядов. Динамический диапазон, свободный от паразитных составляющих, увеличился на 16.8 дБ.

## VII. ДАЛЬНЕЙШЕЕ ПРИМЕНЕНИЕ

Разработанная модель АЦП в дальнейшем планируется для использования при сравнении эффективности различных алгоритмов фоновой калибровки и при функциональной верификации цифровой части преобразователя.

Модель имеет возможность дальнейшего развития путём учета дополнительных эффектов – нелинейности и дополнительных источников шума.

## БЛАГОДАРНОСТИ

Выражаю благодарность своим научным руководителям Андрею Александровичу Беляеву и Алексею Викторовичу Зайцеву за ценные советы при проведении исследования и рекомендации по оформлению статьи.

## ПОДДЕРЖКА

Исследование выполнено при финансовой поддержке РФФИ в рамках научного проекта № 19-31-90081.

## ЛИТЕРАТУРА

- [1] Lei S. и др. Analysis on Capacitor Mismatch and Parasitic Capacitors Effect of Improved Segmented-Capacitor Array in SAR ADC // 2009 Third International Symposium on Intelligent Information Technology Application. 2009.
- [2] Shen J. и др. A 16-bit 16-MS/s SAR ADC With On-Chip Calibration in 55-nm CMOS // IEEE Journal of Solid-State Circuits. 2018. Т. 53. № 4. С. 1149-1160.
- [3] [Электронный ресурс]. URL: [https://www.cadence.com/content/dam/cadence-www/global/en\\_US/documents/services/cadence-vcad-simplids.pdf](https://www.cadence.com/content/dam/cadence-www/global/en_US/documents/services/cadence-vcad-simplids.pdf) (дата обращения: 19. 06. 2020).

- [4] Santhanalakshmi M., Yasoda K. Verilog-A implementation of energy-efficient SAR ADCs for biomedical application // 2015 19th International Symposium on VLSI Design and Test. 2015.
- [5] Li Y., Lian Y. Improved binary-weighted split-capacitive-array DAC for high-resolution SAR ADCs // Electronics Letters. 2014. T. 50. № 17. С. 1194-1195.
- [6] Осипов Д.Л. Модель ЦАП на основе матрицы конденсаторов с разделителем в составе АЦП последовательных приближений // Проблемы разработки перспективных микро- и нанoeлектронных систем - 2012. Сборник трудов / под общ. ред. академика РАН А.Л. Стемпковского. М.: ИППМ РАН, 2012. С. 382-387.
- [7] Lei S. и др. Analysis on Capacitor Mismatch and Parasitic Capacitors Effect of Improved Segmented-Capacitor Array in SAR ADC // 2009 Third International Symposium on Intelligent Information Technology Application. 2009.
- [8] Бессонов Л.А. Гл. 8. Переходные процессы в линейных электрических цепях // Теоретические основы электротехники. Электрические цепи: учебник. 11-е изд., перераб. и доп. М.: Гардарики, 2007. С. 231, 235-236. 701 с. 5000 экз. ISBN 5-8297-0046-8, ББК 31.21, УДК 621.3.013(078.5).
- [9] Luo Y. и др. Input Referred Comparator Noise in SAR ADCs // IEEE Transactions on Circuits and Systems II: Express Briefs. 2019. T. 66. № 5. С. 718-722.
- [10] Clark T., Barn B. Event driven architecture modelling and simulation // Proceedings of 2011 IEEE 6th International Symposium on Service Oriented System (SOSE). 2011.
- [11] IEEE Standard for Terminology and Test Methods for Analog-to-Digital Converters // IEEE Std 1241-2010 (Revision of IEEE Std 1241-2000). 2011.

## High-Level Model Based Calibration Technique Design for SAR ADC

M.N. Skripnichenko<sup>1,2</sup>

<sup>1</sup>Moscow Institute of Electronic Engineering, Moscow

<sup>2</sup>JSC Elvees RND Centre, mskripnichenko@elvees.com

**Abstract** — This paper presents a method of algorithm developing and debugging of mixed signal devices using a Python mathematical model. A successive approximation register ADC is used as the mixed signal device. A splitted capacitor array with small numbers of sampling switches and capacitors of reasonable sizes is used in mathematical model.

To simplify calculations, the operator method, which replaces differential-integral expressions with algebraic ones, is used. The basis for the mathematical model is the dependence of the voltage at the input of the comparator on the matrix side depending change in switch states of the keys. Value of the function of uniform distribution from zero to 0.01 of the smallest capacitor in the section was randomly added or subtracted to each capacitor to simulate the dispersion of capacitors. The noise model is an additive source at the input of the comparator. As result, there is a mathematical model of SAR ADC with event-driven architecture.

Events that change the state of the circuit are considered to be switching the sampling key K0 and bit switches. One of the reasons for the deterioration of the dynamic characteristics of the ADC is mismatch in capacitor array during chip fabrication. To improve the characteristics, the algorithm that takes into account capacitors mismatch is used.

Such algorithm shows efficiency in the conditions of capacitor mismatch and comparator input noise. With this algorithm, the signal to noise ratio is increased by 7.3 dB, which is equivalent to 1.2 effective bits. Spurious-free dynamic range increases by 16.8 dB. Using the mathematical model when designing and debugging calibration algorithms allows you to speed up these processes.

**Keywords** — SAR ADC, ADC simulation, SAR ADC calibration, ADC math model.

### REFERENCES

- [1] Lei S. и др. Analysis on Capacitor Mismatch and Parasitic Capacitors Effect of Improved Segmented-Capacitor Array in SAR ADC // 2009 Third International Symposium on Intelligent Information Technology Application. 2009.
- [2] Shen J. and oth. A 16-bit 16-MS/s SAR ADC With On-Chip Calibration in 55-nm CMOS // IEEE Journal of Solid-State Circuits. 2018. T. 53. № 4. С. 1149-1160.
- [3] URL: [https://www.cadence.com/content/dam/cadence-www/global/en\\_US/documents/services/cadence-vcad-simplids.pdf](https://www.cadence.com/content/dam/cadence-www/global/en_US/documents/services/cadence-vcad-simplids.pdf) (access date: 19. 06. 2020).
- [4] Santhanalakshmi M., Yasoda K. Verilog-A implementation of energy-efficient SAR ADCs for biomedical application // 2015 19th International Symposium on VLSI Design and Test. 2015.
- [5] Li Y., Lian Y. Improved binary-weighted split-capacitive-array DAC for high-resolution SAR ADCs // Electronics Letters. 2014. T. 50. № 17. С. 1194-1195.
- [6] Osipov D.L. Model` CzAP na osnove matricy kondensatorov s razdelitelem v sostave ACzP posledovatel'ny'x priblizhenij (Capacitor split array matrix based DAC for SAR ADC) // Problemy` razrabotki` perspektivny'x mikro- i nanoe'lektronny'x sistem - 2012. Sbornik trudov / pod obshh. red. akademika RAN A.L. Stempkovskogo. M.: IPPM RAN, 2012. S. 382-387 (in Russian).
- [7] Lei S. и др. Analysis on Capacitor Mismatch and Parasitic Capacitors Effect of Improved Segmented-Capacitor Array in SAR ADC // 2009 Third International Symposium on Intelligent Information Technology Application. 2009.
- [8] Bessonov L.A. Gl. 8. Perexodny'e processy` v linejny'x e'lektricheskix cepyax (Transition process in linear electrical nets) // Teoreticheskie osnovy` e'lektricheskix cepyax: uchebnik. 11-e izd., pererab. i dop. M.: Gardariki, 2007. S. 231, 235-236 (in Russian).
- [9] Luo Y. и др. Input Referred Comparator Noise in SAR ADCs // IEEE Transactions on Circuits and Systems II: Express Briefs. 2019. T. 66. № 5. С. 718-722.
- [10] Clark T., Barn B. Event driven architecture modelling and simulation // Proceedings of 2011 IEEE 6th International Symposium on Service Oriented System (SOSE). 2011.
- [11] IEEE Standard for Terminology and Test Methods for Analog-to-Digital Converters // IEEE Std 1241-2010 (Revision of IEEE Std 1241-2000). 2011.