

# Проектирование специализированных гетерогенных ПЛИС с использованием программного прототипирования

В.И. Эннс

Научно-исследовательский институт молекулярной электроники, г. Москва

[venns@niime.ru](mailto:venns@niime.ru)

**Аннотация** — В работе проводится анализ развития интегральной цифровой схемотехники за несколько последних десятилетий. Показана необходимость разработки методов ускоренного проектирования специализированных гетерогенных программируемых интегральных схем (ПЛИС). Предлагается алгоритм проектирования таких схем, обеспечивающий создание ПЛИС для решения заданного класса задач. Важным этапом при этом является программное прототипирование, с помощью которого проводится анализ и выбор архитектуры ПЛИС, наилучшим образом соответствующей целевым задачам требуемой специализации.

**Ключевые слова** — специализированные схемы, гетерогенные ПЛИС, схема процесса проектирования

## I. ВВЕДЕНИЕ

Вся вторая половина 20 века ярко окрашена возникновением и развитием электроники, микроэлектроники и при переходе к 21 веку наноэлектроники. Несмотря на множество ответвлений, магистральное развитие проходит через кремниевые планарные технологии создания интегральных схем все большей степени интеграции. Именно количественные характеристики сложности создаваемых интегральных схем делают возможным качественно новые применения интегральной электроники. С этим связаны недавние переходы от калькуляторов к микропроцессорам, от них к многопроцессорным чипам и сетям на кристаллах, широкое распространение встроенных систем управления объектами, от стиральных машин до космических аппаратов, появление современных мобильных средств связи, начиная от возимых в машине телефонов и пейджеров до современных мобильных телефонов и спутниковых аппаратов. Современные сотовые телефоны уже не телефоны, а коммуникаторы с мощными встроенными средствами вычислительной техники.

Первые полупроводниковые вычислительные машины занимали комнаты, в отдельных шкафах располагались процессоры, ленточные и дисковые накопители. Современные настольные рабочие станции имеют сложность, существенно превосходящую то, что было в конце прошлого века. В настоящее время благодаря именно существенному росту количественных показателей интегральных схем стали реально возможными алгоритмы обработки, в частности, визуальной

информации о движущихся объектах, что позволило создать различные социально значимые системы.

## II. РАЗВИТИЕ ПОДХОДОВ К РЕАЛИЗАЦИИ ЦИФРОВЫХ СИСТЕМ

На различных этапах роста степени интеграции цифровых схем использовались различные структурные решения реализации цифровых систем. На начальной стадии на кристалле размещался малоразрядный микропроцессор или секция процессного элемента, на других кристаллах блоки памяти различного объема, интерфейсы ввода-вывода, контроллеры прерываний и так далее. Несколько позже на кристалле стали умещаться полные универсальные микро-ЭВМ. Именно универсальность обеспечивала успех однокристалльных кремниевых микро-ЭВМ. Планарная интегральная технология требует больших временных затрат на проектирование и подготовку производства и наиболее эффективна экономически при больших объемах выпуска.

При создании многих цифровых систем к универсальной однокристалльной ЭВМ было необходимо добавлять дополнительные элементы, например, аналого-цифровые и цифро-аналоговые преобразователи, не совсем типовые интерфейсы ввода-вывода, сопроцессоры. Развитие вычислительной техники требовало создания в интегральном исполнении многопроцессорных систем различной конфигурации, включающих специализированные процессоры (RISC-процессоры, процессоры для обработки сигналов, процессоры на основе модулярной арифметики). Развитие кремниевой планарной технологии позволяло размещать на кристалле все больше и больше компонентов, что давало возможность при проектировании систем интегрировать в один кристалл все больше блоков систем управления. Это привело к появлению и широкому распространению заказных специализированных интегральных схем, проектируемых и изготавливаемых для конкретного применения в конкретных объектах. Типичным примером такого подхода являются интегральные схемы управления автомобилем, создаваемые для конкретной модели или серии моделей автомобиля. Заранее известные алгоритмы обработки информации, фиксированный набор датчиков и объектов регулирования, известные требования к быстродействию и надежности позволяют спроектировать заказную интегральную

схему, оптимально удовлетворяющую заданным требованиям.

С другой стороны, оптимальность заказной схемы для конкретной задачи ограничивает тираж такой схемы. Если в автомобильной электронике объемы выпуска изделий (автомобилей) определенных моделей велики и позволяют использовать именно заказные интегральные схемы, то для инновационной установки, изготавливаемой в малом количестве экземпляров, стоимость заказных интегральных схем существенно возрастает. Кроме того, процесс проектирования, подготовки производства и аттестации каждой новой схемы занимает значительное время, что в случае применения в быстро развивающихся отраслях промышленности неприемлемо. Изготовление же системы управления оборудованием на серийных интегральных схемах невысокой степени интеграции снижает быстродействие и надежность, повышает габариты и потребляемую мощность.

Это противоречие привело к появлению некоторого компромисса между универсальностью и настройкой на конкретное применение, так называемых, интегральных схем на основе базовых кристаллов. Если ранее за настройку схем на конкретное применение отвечало исключительно программное обеспечение, то теперь эту роль в определенной степени выполняет один или несколько слоев соединений, остальные слои планарной кремниевой технологии остаются неизменными и сертифицированными для различных применений. В настоящее время широко применяется технология проектирования базовых матричных кристаллов (БМК) на основе базового кристалла.

### III. ПРОГРАММИРУЕМЫЕ ЛОГИЧЕСКИЕ ИНТЕГРАЛЬНЫЕ СХЕМЫ – ОПРЕДЕЛЕННЫЙ ЭТАП РАЗВИТИЯ ИНТЕГРАЛЬНОЙ СХЕМОТЕХНИКИ

Другим, появившимся позднее, но более гибким подходом, сочетающим неизменность технологического процесса и топологии основных слоев планарной технологии, но позволяющим гибко подстраивать интегральную схему под конкретное применение, являются программируемые логические интегральные схемы (ПЛИС). Основой ПЛИС является матрица цифровых ячеек, логические функции которых могут быть запрограммированы любым образом, в каждой ячейке имеются также триггерные запоминающие элементы. Различные соединения таких ячеек позволяют реализовать любой алгоритм цифровой обработки информации. Важным преимуществом ПЛИС является быстрая реализация цифрового алгоритма функционирования аппаратуры в кремнии. Другое преимущество — возможность «на лету» изменять логику работы схемы, записав новую программу в конфигурационную память ПЛИС непосредственно перед началом функционирования устройства или системы. Более того, существуют проекты, предусматривающие дистанционное перепрограммирование работающего оборудования при изменении окружающей среды, что приводит к существенному изменению перечня решаемых системой задач.

Современной тенденцией развития цифровых интегральных схем является применение встроенных сложно-функциональных блоков (СФ-блоков): процессоров, памяти, умножителей, интерфейсных и других схем, топология которых для данной технологии зафиксирована заранее. Использование СФ-блоков в ПЛИС позволяет увеличить быстродействие и емкость кристалла, уменьшить время проектирования, повысить надежность функционирования. Именно, структура ПЛИС с наборами СФ-блоков позволяет создавать современные заказные интегральные БИС в кратчайшие сроки.

Таким образом, перспективным направлением развития проблемно-ориентированных сверхбольших интегральных схем, сочетающих производительность и возможность перепрограммирования, является разработка гетерогенных интегральных схем, включающих в себя как жестко-запрограммированные сложно-функциональные блоки, в частности, процессор или процессоры, так и блоки программируемых логических интегральных схем, иными словами ПЛИС с встроенными СФ-блоками [1]. Создание проблемно-ориентированных больших интегральных схем для решения различных технических задач наиболее эффективно на основе гетерогенных специализированных интегральных схем, ориентированных на повышение эффективности за счет специализации и объединения, традиционно разделяемых стилей проектирования: от полностью заказного, полузаказного до программируемых логических схем [2].

В российских условиях необходима широкая номенклатура интегральных схем при небольших объемах их потребления. В связи с этим при решении задачи импортозамещения электронной компонентной базы создаваемой аппаратуры целесообразно использовать программируемые логические интегральные схемы (ПЛИС) [3]. Кроме того, разработчики цифровой аппаратуры используют ПЛИС в том числе из-за удобства их применения, так как при отладке сложной аппаратуры разработчик может многократно менять ее конфигурацию, перепрограммируя ПЛИС.

Повышение эффективности ПЛИС достигается переходом от универсальных к специализированным гетерогенным программируемым схемам. Архитектура, схемотехника и состав таких схем зависят от класса пользовательских задач, для решения которых будет использована данная программируемая схема. Оптимизация архитектуры и схемотехники ПЛИС, определение состава встроенных СФ-блоков являются ключевыми задачами проектирования ПЛИС и зависят, как от специализации ПЛИС, так и от системы автоматизированного проектирования (САПР) конфигурирования, которая является неотъемлемой частью комплекса проектирования законченных изделий на ПЛИС [4]. Таким образом, перспективным подходом в настоящее время является создание проблемно-ориентированных гетерогенных ПЛИС, архитектура и состав которых зависят от класса пользовательских задач, для решения которых будет использована данная программируемая схема.

#### IV. ЭТАПЫ РАЗРАБОТКИ СПЕЦИАЛИЗИРОВАННЫХ ГЕТЕРОГЕННЫХ ПЛИС

ных гетерогенных ПЛИС для решения определенного класса задач приведена на рис. 1.

Блок-схема процесса разработки специализирован-




Рис. 1. Блок-схема разработки специализированной гетерогенной ПЛИС

Процесс можно условно разбить на три этапа.

На первом этапе производится выбор и анализ типовых пользовательских схем заданного класса с целью определения ресурсов кристалла ПЛИС, необходимых для размещения и трассировки выбранных схем. Для проведения анализа используются специальные САПР, методики и метрики. Назовем такой анализ предварительным анализом (ПА). В рамках ПА производится оценка требуемых коммутационных ресурсов ПЛИС, схемотехники логических элементов, конфигурационной памяти, состава СФ-блоков.

На втором этапе на основе полученных ограничений определяется базовая архитектура и проектируется эскизная схема ПЛИС, на основе которой будут разрабатываться прототипы и выполняться дальнейшие модификации. Архитектура может быть как уникальной, так и выбранной из множества существующих решений. На третьем этапе проводится программное прототипирование (ПП). Программное прототипирование – процесс апробации эскизной схемы ПЛИС с помощью САПР до этапа физического изготовления. На этапе ПП определяется достаточность функциональных, трассировочных и иных ресурсов ИС для размещения и трассировки конкретных пользовательских схем в базе разрабатываемой ПЛИС.

Программное прототипирование состоит из нескольких шагов. Вначале происходит передача информации о разработанной эскизной схеме ПЛИС в базы данных САПР, в которой схемотехническое описание ПЛИС в формате CDL и ее топология в формате GDSII обрабатывается и анализируется. При обработке этих файлов структура программы автоматически подстраивается под архитектуру ПЛИС, формируя граф коммутаций, координаты ЛБ и карту памяти, на основании которой будет формироваться вектор прошивки. Возможность автоматической подстройки под любую архитектуру позволяет разработчикам ПЛИС заранее оценивать их трассируемость и находить слабые места архитектуры, а разработчикам САПР заранее отлаживать ПО на будущей архитектуре под нужды заказчика.

На следующем шаге проводится логический и топологический синтез и выполняется полный маршрут проектирования пользовательской схемы [5]. Проводится графовая трансляция и технологическое отображение в базе кристалла ПЛИС, а также декомпозиция списка соединений на отдельные группы или кластеры, размещение логических элементов на легальные позиции матрицы ПЛИС и трассировка соединений между ЛЭ с

использованием коммутационных ресурсов, заложенных в архитектуре.

На заключительном шаге программного прототипирования анализируются полученные результаты, изменяется архитектура и модифицируется схемотехническое описание базового кристалла.

Программное прототипирование осуществляется за несколько итераций. При успешном выполнении полного маршрута проектирования пользовательских схем из набора схем определенного класса и соответствии результатов прототипирования всем заданным требованиям и ограничениям процесс программного прототипирования завершается. В рамках программного прототипирования определяются значения ключевых параметров архитектуры базового кристалла, необходимых для эффективной реализации заданного комплекта пользовательских схем.

## V. ЗАКЛЮЧЕНИЕ

Рассмотренный процесс проектирования специализированных гетерогенных ПЛИС позволяет решить задачу ускоренной разработки таких схем. Однако, для реализации этого нового подхода необходимо доработать математические модели работы отдельных блоков и создать новую версию системы автоматизированного проектирования.

## ЛИТЕРАТУРА

- [1] Красников Г.Я., Панасенко П.В., Волосов В.А., Щербаков Н.А. Тенденции развития технологии сложнофункциональной гетерогенной ЭКБ // Международный форум "Микроэлектроника-2018", 4-я Международная научная конференция "Электронная компонентная база и микро электронные модули". Сборник тезисов. 2018. С. 341-344.
- [2] Эннс В. И. СнК, БМК или ПЛИС: выбор варианта исполнения цифровой интегральной схемы // Компоненты и технологии. 2018. № 4 (201). С. 100-102.
- [3] Эннс В.И. Гибкие решения проблем импортозамещения ЭКБ для специальной техники. Электроника. Наука, технология, бизнес. 2018. №3 (174). С. 1 – 4.
- [4] Чочаев Р.Ж., Железников Д.А., Иванова Г.А., Гаврилов С.В., Эннс В.И. Модели и методы анализа структуры коммутационных ресурсов ПЛИС // Известия вузов. Электроника. 2020. Т. 25 №5. С. 410-422. DOI: 10.24151/1561-5405-2020-25-5-410-422.
- [5] Гаврилов С.В., Железников Д.А., Заплетина М.А., Хватов В.М., Чочаев Р.Ж., Эннс В.И. Маршрут топологического синтеза для реконфигурируемых систем на кристалле специального назначения // Микроэлектроника. 2019. Т. 48. № 3. С. 211-223.

# Designing Specialized Heterogeneous FPGAs using Software Prototyping

V.I. Enns

Molecular Electronics Research Institute (JSC "NIIME"), Moscow

**Abstract** — The paper analyzes the development of integrated digital circuitry over the past few decades. The necessity of developing methods for accelerated design of specialized heterogeneous programmable integrated circuits (FPGA) is shown. The organization of the design process of such circuits is proposed, which ensures the creation of FPGAs for use in solving a given class of problems. An important stage in this is software prototyping, with the help of which the analysis and selection of the FPGA architecture is carried out that best suits the target tasks of the required specialization.

**Keywords** — specialized circuits, heterogeneous FPGAs, design process diagram

## REFERENCES

- [1] Krasnikov G.Ya., Panasenko P.V., Volosob V.A., Sherbakov N.A. Trends in the development of technology of complex-functional heterogeneous ECB // International Forum "Microelectronics-2018", 4th International Scientific Conference "Electronic Component Base and Microelectronic Modules". Collection of abstracts. 2018. Pp. 341-344.
- [2] Enns V.I. SoC, BMK or FPGA: the choice of the version of the digital integrated circuit // Components and technologies. 2018. No. 4 (201). Pp. 100-102
- [3] Enns V.I. Flexible solutions to the problems of import substitution of electronic components for special equipment. Electronics, science, technology, business. 2018. No. 3 (174). Pp. 1 - 4.
- [4] Chochev P.J., Zhelesnikov D.A., Ivanova G.A., Gavrilov S.V. Enns V.I. FPGA routing architecture estimation models and methods // Izvestiya Vysshikh Uchebnykh Zavedenii. Elektronika. 2020. V. 25. No. 5. Pp. 410-422.
- [5] Gavrilov S.V., Zheleznikov D.A., Zapletina M.A., Khvatov V.M., Chochev P.J., Enns V.I. Route of topological synthesis for reconfigurable systems on a chip for special purposes // Microelectronics. 2019.V. 48. No. 3.Pp. 211-223.