

Организация самопроверяемых цифровых устройств по методу логического дополнения с применением кодов Хэмминга

Д. В. Ефанов^{1,2}, Д. В. Пивоваров², Г. В. Осадчий², М. В. Зуева²

¹Российский университет транспорта, Москва

²ООО НТИЦ «Комплексные системы мониторинга», Санкт-Петербург

TrES-4b@yandex.ru, pivovarov.d.v.spb@gmail.com,

osgerman@mail.ru, marina-seo-media@yandex.ru

Аннотация — Предложено использовать коды Хэмминга при синтезе самопроверяемых цифровых устройств, снабженных схемами встроенного контроля, реализованными по методу логического дополнения. Показаны ключевые особенности выбора параметров кода Хэмминга при синтезе схем встроенного контроля по методу логического дополнения. Приведены структуры схем встроенного контроля, организованных по методу логического дополнения с применением кодов Хэмминга. Показаны преимущества использования данного класса кодов при синтезе самопроверяемых цифровых устройств. Приведены особенности и результаты моделирования структур цифровых комбинационных схем с применением технических средств *Logisim*, показывающих эффективность применения кодов Хэмминга при синтезе схем встроенного контроля по методу логического дополнения.

Ключевые слова — самопроверяемое цифровое устройство; метод логического дополнения; код Хэмминга; обнаружение ошибок в кодовых словах; схема встроенного контроля; обнаружение ошибок на выходах.

I. ВВЕДЕНИЕ

При построении надежных и безопасных систем управления ответственными технологическими процессами применяются различные методы: резервирование и диверситет аппаратных и программных средств, применение встраиваемых средств рабочего и тестового диагностирования, реализация устройств с контролепригодными структурами, кодовая защита данных и пр. [1 – 5].

Широко применяются при разработке современных систем управления ответственными технологическими процессами классические коды Хэмминга [6]. Их применяют в различных приложениях: при передаче данных между удаленными друг от друга узлами [7], в конвертерах сигналов [8], для защиты при хранении данных [9], при синтезе технических средств диагностирования отдельных блоков [10 – 12], при разработке отказоустойчивых схем [13] и т. д. Обратим внимание читателя на применение кодов Хэмминга

при построении самопроверяемых цифровых устройств на основе метода логического дополнения [14].

Метод логического дополнения, в основной массе исследований, применялся совместно с двумя способами организации контроля вычислений. Первый способ состоит в организации схемы контроля таким образом, чтобы на входах тестера формировалось кодовое слово неразделимого равновесного кода [15 – 18]. Второй способ состоит в организации схемы контроля таким образом, чтобы при вычислениях в схеме контроля фиксировалась принадлежность вычисляемых функций классу самодвойственных функций алгебры логики [19, 20]. Как показано в [21], эти диагностические параметры можно комбинировать для некоторых равновесных кодов. Малое количество работ по методу логического дополнения посвящено особенностям применения разделимых кодов для синтеза самопроверяемых цифровых устройств. Среди них выделим следующие. В [22] предложено применять коды Бергера с $m=3$ информационными и $k=2$ контрольными разрядами для контроля вычислений в группах из пяти выходов исходного объекта диагностирования. В [23, 24] излагаются особенности применения кодов Бергера с произвольным количеством информационных разрядов и модульных кодов с суммированием при организации схем встроенного контроля (СВК) по методу логического дополнения.

При использовании кодов Хэмминга в процессе решения задачи организации схемы встроенного контроля по методу логического дополнения могут учитываться такие преимущества. Во-первых, кодами Хэмминга идентифицируются любые одно- и двукратные ошибки в разрядах кодовых слов [6]. Во-вторых, можно выделить группы преобразуемых (корректируемых) в СВК выходов объекта диагностирования и группы не преобразуемых выходов, обладающие свойствами исключения ошибок с кратностями $d \geq 3$ [25]. В-третьих, коды Хэмминга являются систематическими, а их кодеры и декодеры имеют простые структуры, что оправдывает их с

позиции структурной избыточности конечных устройств.

В данной работе освещаются особенности применения кодов Хэмминга при синтезе самопроверяемых цифровых устройств по методу логического дополнения.

II. СТРУКТУРЫ СХЕМ ВСТРОЕННОГО КОНТРОЛЯ

Рассмотрим структуры организации цифровых устройств по методу логического дополнения с применением кодов Хэмминга. Обозначим данные коды как H_m -коды, где m – число информационных разрядов.

Для исходного устройства $F(x)$, снабженного выходами $f_1, f_2, \dots, f_{n-1}, f_n$, подразумевается использование СВК. СВК включают в себя блок контрольной логики $G(x)$, специальный блок коррекции сигналов (БКС) и тестер H_m -кода. При этом преобразуются не все рабочие выходы в БКС, а только m выходов из n . Оказывается, не для любого n может быть напрямую подобран необходимый H_m -код.

Утверждение 1. H_m -код не может быть построен для числа $n \in \{2^3, 2^4, \dots\}$.

Прежде всего, отметим, что рассматриваются натуральные числа $n \geq 7$ ($m+k=4+3$), поскольку для меньшего значения числа n не имеет смысла строить H_m -код. Известно, что число контрольных разрядов в H_m -коде определяется как ближайшее целое значение k , удовлетворяющее неравенству $m+1 \leq 2^k - k$. При достижении граничного значения $m = 2^k - k - 1$ получается совершенный H_m -код. В нем использовано предельное число контрольных разрядов. С увеличением значения m на единицу число контрольных разрядов также увеличится на единицу. Другими словами, будет получено новое число $n = (m+1) + (k+1) = m+k+2$, которое на 2 больше предыдущего. Пропущено будет как раз число, являющееся степенью числа 2.

Непосредственно из формулировки утверждения 1 следует такая особенность организации СВК по H_m -кодам.

Утверждение 2. СВК с преобразованием $n-m$ рабочих выходов напрямую в выходы, на которых формируются значения контрольных разрядов, может быть построена при условии $n \notin \{2^3, 2^4, \dots\}$.

Как раз случай, удовлетворяющий утверждению 2 показан на рис. 1, а). В СВК блок контрольной логики $G(x)$ формирует специальные контрольные функции $g_{m+1}, g_{m+2}, \dots, g_{n-1}, g_n$ для преобразования значений на $n-m$ рабочих выходах в значения контрольных разрядов H_m -кода.

Утверждение 3. Для случая $n \in \{2^3, 2^4, \dots\}$ при организации СВК выбирается H_m -код с числом разрядов в кодовом слове, равном $n+1$, m выходов объекта диагностирования не преобразуются, $k-1$ выход преобразуется, а один контрольный выход напрямую вычисляется блоком контрольной логики без коррекции в БКС.

Случай, соответствующий утверждения 3, показан на рис. 1, б).

Необходимо отметить, что этот данный схемотехнический прием можно использовать для любых значений n и строить СВК, для которой одна или несколько контрольных функций будут вычисляться напрямую блоком контрольной логики.

III. МОДЕЛИРОВАНИЕ

Для проверки эффективности предложенного способа организации СВК был проведен эксперимент, целью которого состояла оценка его обнаруживающей способности. Для этого использовался программный комплекс *Logisim*. На рис. 2 представлена экспериментальная схема. Для исключения нагромождения проводов в схеме использованы многобитовые провода.

Блок *In. counter* в данной схеме генерирует поочередно входные наборы синхронно с генератором А. Когда данный блок досчитывает до комбинации <1111> на его нижнем выходе появляется сигнал 1. Этот сигнал используется для запрета подсчета ошибок, чтобы ошибка на последнем входном наборе не посчиталась несколько раз.

Блок $F(x)$ на рис. 2 является контролируемой схемой. Ее структура представлена на рис. 3. Схема имеет 4 входа и 8 выходов. Также сигналы с некоторых элементов выходят на несколько выходов, что может привести к кратным ошибкам при неисправностях этих элементов.

В данном эксперименте на одной схеме реализовано несколько вариантов СВК, синтезированных с применением различных методов. Поэтому в структуре рис. 2 присутствует несколько блоков контрольной логики ($G(x)$) и несколько счетчиков ошибок. Счетчик ошибок, выход которого обозначен как H и ведущие к нему блоки являются традиционной схемой по классическому коду Хэмминга [10]. Счетчик ошибок, выход которого обозначен как *Bul add*, и ведущие к нему блоки составляют СВК, реализованную по методу логического дополнения до H_m -кода. Счетчик ошибок, выход которого обозначен как *Dual*, и ведущие к нему блоки образуют СВК, синтезированную по методу дублирования. Таким образом, схема позволяет сравнить характеристики обнаружения ошибок в СВК.





Рис. 1. Структуры организации СВК по методу логического дополнения с применением H_m -кода: а) для случая $m+k=n$; б) для случая $m+k=n+1$




Рис. 2. Экспериментальная схема

Блок $G(f)$ является кодером H_8 -кода. Его структура представлена на рис. 4. Блок $G(x)$ для классического кода Хэмминга однозначно определяется по методике, описанной в [10], поэтому в данной работе он не охвачен.

Блок TRC является схемой сжатия парафазных сигналов. К его выходу подключен счетчик ошибок, работа которого аналогична такому же в [21].

Блок $Bul. add$ является блоком логического дополнения, в котором происходит преобразование информационных комбинаций, поступающих с выходов блока $F(x)$, в значения, принадлежащие контрольным разрядам H_m -кода. Это в схеме рис. 2 сделано помощи центрального блока контрольной логики $G(x)$. Его структура представлена на рис. 5. В данном случае использовался H_9 -код. Как видно, длина кодовых слов в данном случае больше количества выходов контролируемой схемы, что необычно для логического дополнения. Однако в данном случае это необходимо, так как кодов Хэмминга с длиной слов, равной восьми, не существует (см. утверждение 1), а при использовании кода с меньшей длиной исключило бы один выход из контроля. В данном случае первые 5 выходов блока $F(x)$ выполняют роль информационных разрядов и не дополняются. Другие 3 выхода преобразуются в контрольные разряды кода. Кроме этого один из выходов блока контрольной логики подключен напрямую к тестеру и формирует 4-ый контрольный разряд кода.

Отметим, что данный код не является совершенным. Совершенный код имеет максимальную кодую скорость. Другими словами, его применение наиболее эффективно с позиции избыточности СВК.

Утверждение 4. Совершенный код Хэмминга формируется в СВК, реализованной по методу логического дополнения, в том случае, если количество выходов контролируемой схемы равно $2^n - 1$.

Блок TSC является тестером H_9 -кода. Его структура представлена на рис. 6. В данной схеме блок $G(h)$ является генератором кода, а TRC – компаратором, построенным на модулях сжатия парафазных сигналов.

Нижняя часть экспериментальной схемы является СВК по методу дублирования. Нижний блок контрольной логики $G(x)$ является копией блока $F(x)$, а блок TRC – компаратором.




Рис. 3. Блок $F(x)$

В контролируемую схему вносились одиночные константные неисправности (stuck-at faults), путем обрыва выхода какого-либо элемента и подключения на его место элемента «константа». После этого запускалась работа схемы, в результате чего $In. counter$ вырабатывал входные комбинации, а $Error counter$ подсчитывал обнаруженные ошибки по соответствующему методу. В результате моделирования всеми методами были обнаружены все ошибки. А учитывая, что при использовании метода логического дополнения длина кодовых слов была сокращена (12 для классического кода Хэмминга против 9 для логического дополнения) можно сделать

вывод об эффективности применения логического дополнения при построении СВК по H_m -коду.




Рис. 4. Блок $G(x)$




Рис. 5. Блок $Bul.add$




Рис. 6. Блок TSC

IV. ЗАКЛЮЧЕНИЕ

Коды Хэмминга, наряду со своими известными приложениями, могут применяться при синтезе СВК по методу логического дополнения. Исследования показывают, что для устройств с n выходами можно сократить структурную избыточность конечного устройства при использовании именно метода логического дополнения, а не метода вычисления контрольных разрядов, когда n выходов будут дополнены k контрольными выходами в СВК. При этом, за счет свойств обнаружения любых одно- и двукратных ошибок в кодовых словах кодами Хэмминга возможна организация полностью самопроверяемой структуры. Для этого могут быть выделены группы не преобразуемых выходов и преобразуемых выходов, которые могут быть зависимыми, однако не должны допускать одновременных искажений с кратностями $d \geq 3$. Аналогичного свойства следует добиться и для групп преобразуемых и не преобразуемых выходов. Это

возможно сделать всегда: если для всех выходов не удается выделить такие группы, они разбиваются на большее число групп [25].

В дальнейшем интерес представляют исследования свойств кодов Хэмминга по обнаружению ошибок различных видов по каждой кратности во всем кодовом слове, что позволит определить и критерии их применения при синтезе самопроверяемых цифровых устройств по методу логического дополнения.

ЛИТЕРАТУРА

- [1] Fujiwara E. Code Design for Dependable Systems: Theory and Practical Applications. – John Wiley & Sons, 2006, 720 p.
- [2] Бестемьянов П.Ф. Методы обеспечения безопасности и надежности микропроцессорных устройств железнодорожной автоматики и телемеханики // Труды международного симпозиума «Надежность и качество», 2007, Т. 2, С. 273-274.
- [3] Дрозд А.В., Харченко В.С., Антошук С.Г., Дрозд Ю.В., Дрозд М.А., Сулима Ю.Ю. Рабочее диагностирование безопасных информационно-управляющих систем. – Под ред. А.В. Дрозда и В.С. Харченко. – Харьков: Национальный аэрокосмический университет им. Н.Е. Жуковского «ХАИ», 2012, 614 с.
- [4] Бестемьянов П.Ф. Методы обеспечения безопасности аппаратных средств микропроцессорных систем управления движением поездов // Электротехника, 2020, №9, С. 2-8.
- [5] Сапожников Вл.В. Синтез систем управления движением поездов на железнодорожных станциях с исключением опасных отказов. – М.: Наука, 2021, 229 с.
- [6] Hamming R.W. Error Detecting and Correcting Codes // Bell System Technical Journal, 1950, 29 (2), Pp. 147-160.
- [7] Nikitin D., Manakov A., Nikitin A., Popov P., Kotenko A. Automatic Locomotive Signalization System Modification with Weight-Based Sum Codes // Proceedings of 15th IEEE East-West Design & Test Symposium (EWDTS'2017), Novi Sad, Serbia, September 29 – October 2, 2017, pp. 332-336, doi: 10.1109/EWDTS.2017.8110099.
- [8] Ojiganov A.A. The Use of Hamming Codes in Digital Angle Converters Based on Pseudo-Random Code Scales // Measurement Techniques, 2015, Vol. 58, Issue 5, Pp. 512-519, DOI: 10.1007/s11018-015-0746-7.
- [9] Tshagharyan G., Harutyunyan G., Shoukourian S., Zorian Y. Experimental Study on Hamming and Hsiao Codes in the Context of Embedded Applications // Proceedings of 15th IEEE East-West Design & Test Symposium (EWDTS'2017), Novi Sad, Serbia, September 29 – October 2, 2017, pp. 25-28, doi: 10.1109/EWDTS.2017.8110065.
- [10] Сапожников В.В., Сапожников Вл.В., Ефанов Д.В. Коды Хэмминга в системах функционального контроля логических устройств. – СПб.: Наука, 2018, 151 с.
- [11] Тельпухов Д.В., Жукова Т.Д., Кретинина П.Д. Разработка аналитического метода для выбора наиболее эффективного метода синтеза сбоеустойчивых комбинационных схем // Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС), 2021, №3, С. 159-165, DOI: 10.31114/2078-7707-2021-3-159-165.
- [12] Тельпухов Д.В., Жукова Т.Д., Щелоков А.Н., Кретинина П.Д. Применение кода Хэмминга в задаче повышения сбоеустойчивости комбинационных схем // Известия

- ЮФУ. Технические науки, 2021, №4 (221), С. 220-231, DOI: 10.18522/2311-3103-2021-4-220-231.
- [13] Согомонян Е.С., Слабаков Е.В. Самопроверяемые устройства и отказоустойчивые системы. М.: Радио и связь, 1989, 208 с.
- [14] Сапожников В.В., Сапожников Вл.В., Дмитриев А.В., Морозов А.В., Гессель М. Организация функционального контроля комбинационных схем методом логического дополнения // Электронное моделирование, 2002, Том 24, №6, С. 52-66.
- [15] Гессель М., Морозов А.В., Сапожников В.В., Сапожников Вл.В. Логическое дополнение – новый метод контроля комбинационных схем // Автоматика и телемеханика, 2003, №1, С. 167-176.
- [16] Гессель М., Морозов А.В., Сапожников В.В., Сапожников Вл.В. Контроль комбинационных схем методом логического дополнения // Автоматика и телемеханика, 2005, №8, С. 161-172.
- [17] Sen S.K. A Self-Checking Circuit for Concurrent Checking by 1-out-of-4 code with Design Optimization using Constraint Don't Cares // National Conference on Emerging trends and advances in Electrical Engineering and Renewable Energy (NCEEERE 2010), Sikkim Manipal Institute of Technology, Sikkim, held during 22-24 December, 2010.
- [18] Das D.K., Roy S.S., Dmitriev A., Morozov A., Gössel M. Constraint Don't Cares for Optimizing Designs for Concurrent Checking by 1-out-of-3 Codes // Proceedings of the 10th International Workshops on Boolean Problems, Freiberg, Germany, September, 2012, pp. 33-40.
- [19] Saposhnikov V.I.V., Dmitriev A., Goessel M., Saposhnikov V.V. Self-Dual Parity Checking – a New Method for on Line Testing // Proceedings of 14th IEEE VLSI Test Symposium, USA, Princeton, 1996, pp. 162-168.
- [20] Gössel M., Ocheretny V., Sogomonyan E., Marienfeld D. New Methods of Concurrent Checking: Edition 1. – Dordrecht: Springer Science+Business Media B.V., 2008, 184 p.
- [21] Efanov D.V., Pivovarov D.V. The Hybrid Structure of a Self-Dual Built-In Control Circuit for Combinational Devices with Pre-Compression of Signals and Checking of Calculations by Two Diagnostic Parameters // Proceedings of 19th IEEE East-West Design & Test Symposium (EWDTS'2021), Batumi, Georgia, September 10-13, 2021, pp. 200-206, doi: 10.1109/EWDTS52692.2021.9581019.
- [22] Morozov M., Saposhnikov V.V., Saposhnikov V.I.V., Goessel M. New Self-Checking Circuits by Use of Berger-Codes // Proceedings of 6th IEEE International On-Line Testing Workshop, Palma de Mallorca, Spain, 3-5 July 2000, pp. 171-176.
- [23] Efanov D.V., Sapozhnikov V.V., Sapozhnikov V.I.V. The Self-Checking Concurrent Error-Detection Systems Synthesis Based on the Boolean Complement to the Bose-Lin Codes with the Modulo Value $M=4$ // Electronic Modeling, 2021, Vol. 43, Issue 1, Pp. 28-45, DOI: 10.15407/emodel.43.01.028.
- [24] Ефанов Д.В., Зуева М.В. Логическое дополнение до модульных кодов с суммированием для синтеза схем встроенного контроля комбинационных устройств автоматики и вычислительной техники // Проблемы разработки перспективных микро- и нанoeлектронных систем (МЭС), 2021, №1, С. 52-60, DOI: 10.31114/2078-7707-2021-1-52-60.
- [25] Ефанов Д.В., Сапожников В.В., Сапожников Вл.В. Синтез самопроверяемых комбинационных устройств на основе выделения специальных групп выходов // Автоматика и телемеханика, 2018, №9, С. 79-94.

Self-checking Digital Devices Organization by Boolean Complement Method with Hamming Codes

Dmitrii V. Efanov^{1,2}, Dmitrii V. Pivovarov², German V. Osadchy², Marina V. Zueva²

¹ Russian University of Transport (МИТ), Moscow

² LLC STC «Integrated Monitoring Systems», St. Petersburg
TrES-4b@yandex.ru, pivovarov.d.v.spb@gmail.com,
osgerman@mail.ru, marina-seo-media@yandex.ru

Abstract — The paper proposed to use Hamming codes in the self-checking digital device synthesis with concurrent error-detection circuit implemented by the Boolean complement method. The main features of the Hamming code parameters choice in the concurrent error-detection circuit synthesis using the Boolean complement method are shown. The concurrent error-detection circuit structures organized by the Boolean complement method using Hamming codes are given. The advantages of using this codes class in the self-checking digital devices synthesis are shown. The features and results of modeling the digital combinational circuits structures using Logisim technical tools are presented. These tools show the Hamming codes effectiveness in the concurrent error-detection circuit synthesis using the Boolean complement method.

Keywords — self-checking digital device; Boolean complement method; Hamming code; error detection in code words; concurrent error-detection circuit (CED circuit); error detection on output.

REFERENCES

- [1] Fujiwara E. Code Design for Dependable Systems: Theory and Practical Applications. – John Wiley & Sons, 2006, 720 p.
- [2] Bestemyanov P.F. Methods for ensuring the safety and reliability of microprocessor devices for railway automation and remote control // Proceedings of the international symposium «Reliability and quality», 2007, Vol. 2, Pp. 273-274.
- [3] Drozd A.V., Kharchenko V.S., Antoshchuk S.G., Drozd Yu.V., Drozd M.A., Sulima Yu.Yu. Working

- diagnostics of safe information and control systems. – Ed. A.V. Drozd and V.S. Kharchenko. – Kharkiv: National Aerospace University. NOT. Zhukovsky "KhAI", 2012, 614 p.
- [4] Bestemyanov P.F. Methods for ensuring the safety of hardware for microprocessor-based train traffic control systems // *Elektrotehnika*, 2020, №9, Pp. 2-8.
- [5] Sapozhnikov VI.V. Synthesis of Train Traffic Control Systems at Railway Stations with the Exception of Dangerous Failures. – Moscow: Publishing house «Nauka», 2021, 229 p.
- [6] Hamming R.W. Error Detecting and Correcting Codes // *Bell System Technical Journal*, 1950, 29 (2), Pp. 147-160.
- [7] Nikitin D., Manakov A., Nikitin A., Popov P., Kotenko A. Automatic Locomotive Signalization System Modification with Weight-Based Sum Codes // *Proceedings of 15th IEEE East-West Design & Test Symposium (EWDTS'2017)*, Novi Sad, Serbia, September 29 – October 2, 2017, pp. 332-336, doi: 10.1109/EWDTS.2017.8110099.
- [8] Ojiganov A.A. The Use of Hamming Codes in Digital Angle Converters Based on Pseudo-Random Code Scales // *Measurement Techniques*, 2015, Vol. 58, Issue 5, Pp. 512-519, DOI: 10.1007/s11018-015-0746-7.
- [9] Tshagharyan G., Harutyunyan G., Shoukourian S., Zorian Y. Experimental Study on Hamming and Hsiao Codes in the Context of Embedded Applications // *Proceedings of 15th IEEE East-West Design & Test Symposium (EWDTS'2017)*, Novi Sad, Serbia, September 29 – October 2, 2017, pp. 25-28, doi: 10.1109/EWDTS.2017.8110065.
- [10] Sapozhnikov V.V., Sapozhnikov VI.V., Efanov D.V. Hamming Codes in Concurrent Error Detection Systems of Logic Devices. – St. Petersburg: Nauka, 2018, 151 p.
- [11] Telpukhov D.V., Zhukova T.D., Kretinina P.D. Analytical Method for Choosing the Most Efficient Algorithm for Fault-Tolerant Combinational Circuits Synthesis // *Problems of Perspective Micro- and Nanoelectronic Systems Development - 2021. Issue 3. P. 159-165. doi:10.31114/2078-7707-2021-3-159-165*
- [12] Telpukhov D.V., Zhukova T.D., Schelokov A.N., Kretinina P.D. Application of the Hamming code in the problem of increasing fault tolerance of logic circuits // *Izvestiya SFedU. Engineering Sciences*, 2021, №4 (221), Pp. 220-231, DOI: 10.18522/2311-3103-2021-4-220-231.
- [13] Sogomonyan E.S., Slabakov E.V. Self-checking devices and fail-safe systems. Moscow: Radio and communication, 1989, 208 p.
- [14] Sapozhnikov V.V., Sapozhnikov VI.V., Dmitriev A.V., Morozov A.V., Gessel M. Organization of functional control of combinational circuits by the method of logical addition // *Electronic Modeling*, 2002, Vol. 24, №6, Pp. 52-66.
- [15] Goessel M., Morozov A.V., Sapozhnikov V.V., Sapozhnikov VI.V. Logic Complement, a New Method of Checking the Combinational Circuits // *Automation and Remote Control*, 2003, №1, Pp. 167-176.
- [16] Goessel M., Morozov A.V., Sapozhnikov V.V., Sapozhnikov VI.V. Checking Combinational Circuits by the Method of Logic Complement // *Automation and Remote Control*, 2005, №8, Pp. 161-172.
- [17] Sen S.K. A Self-Checking Circuit for Concurrent Checking by 1-out-of-4 code with Design Optimization using Constraint Don't Cares // *National Conference on Emerging trends and advances in Electrical Engineering and Renewable Energy (NCEEERE 2010)*, Sikkim Manipal Institute of Technology, Sikkim, held during 22-24 December, 2010.
- [18] Das D.K., Roy S.S., Dmitriev A., Morozov A., Gössel M. Constraint Don't Cares for Optimizing Designs for Concurrent Checking by 1-out-of-3 Codes // *Proceedings of the 10th International Workshops on Boolean Problems*, Freiberg, Germany, September, 2012, pp. 33-40.
- [19] Sapozhnikov VI.V., Dmitriev A., Goessel M., Sapozhnikov V.V. Self-Dual Parity Checking – a New Method for on Line Testing // *Proceedings of 14th IEEE VLSI Test Symposium*, USA, Princeton, 1996, pp. 162-168.
- [20] Gössel M., Ocheretny V., Sogomonyan E., Marienfeld D. *New Methods of Concurrent Checking: Edition 1.* – Dordrecht: Springer Science+Business Media B.V., 2008, 184 p.
- [21] Efanov D.V., Pivovarov D.V. The Hybrid Structure of a Self-Dual Built-In Control Circuit for Combinational Devices with Pre-Compression of Signals and Checking of Calculations by Two Diagnostic Parameters // *Proceedings of 19th IEEE East-West Design & Test Symposium (EWDTS'2021)*, Batumi, Georgia, September 10-13, 2021, pp. 200-206, doi: 10.1109/EWDTS52692.2021.9581019.
- [22] Morozov M., Sapozhnikov V.V., Sapozhnikov VI.V., Goessel M. New Self-Checking Circuits by Use of Berger-Codes // *Proceedings of 6th IEEE International On-Line Testing Workshop*, Palma de Mallorca, Spain, 3-5 July 2000, pp. 171-176.
- [23] Efanov D.V., Sapozhnikov V.V., Sapozhnikov VI.V. The Self-Checking Concurrent Error-Detection Systems Synthesis Based on the Boolean Complement to the Bose-Lin Codes with the Modulo Value $M=4$ // *Electronic Modeling*, 2021, Vol. 43, Issue 1, Pp. 28-45, DOI: 10.15407/emodel.43.01.028.
- [24] Efanov D.V., Zueva M. Boolean complement to modular sum codes for the concurrent error-detection systems synthesis for combinational devices of automation and computer technology // *Problems of Perspective Micro- and Nanoelectronic Systems Development - 2021. Issue 1. P. 52-60. doi:10.31114/2078-7707-2021-1-52-60*
- [25] Efanov D.V., Sapozhnikov V.V., Sapozhnikov VI.V. Synthesis of Self-Checking Combination Devices Based on Allocating Special Groups of Outputs // *Automation and Remote Control*, 2018, №9, Pp. 79-94.