Главная         Авторы   Статьи   Год проведения   Тематика   Организации        Конференция МЭС

Тематика

Листинг работ с разбиеним по тематике докладов. Нажмите на название работы для того, чтобы увидеть ее подробное описание. Выборку можно ограничить, указав диапазон годов проведения конференции, или выбрав одну конкретную тему.

Выбрать: с по год
 
Все темы

Генетические алгоритмы в САПР СБИС
Исследование магнитных свойств материалов
Клеточные автоматы
Методы высокоуровневого моделирования
Методы и алгоритмы автоматизации топологического проектиров...
Методы логического синтеза и функционально-логического моде...
Методы моделирования электрических характеристик СБИС
Методы приборно-технологического моделирования СБИС
Методы цифровой обработки информации и цифровые фильтры
Методы электро-теплового моделирования
Модели приборов для схемотехнического моделирования
Моделирование каналов передачи данных
Нетрадиционные вычислительные системы
Проблемы разработки АЦП
Проблемы разработки сенсорной микросхемотехники
Проектирование СБИС сигнальных процессоров
Проектирование аналоговых и смешанных функциональных блоков...
Проектирование микро-электромеханических систем
Проектирование помехоустойчивых систем
Проектирование приборов наноэлектроники
Проектирование приборов наноэлектроники на базе джозефсонов...
Проектирование радиационно-стойких СБИС
Проектирование систем на кристалле (СнК) и IP-блоков
Проектирование технологических процессов
Проектирование фотоприёмных СБИС
Проектирование цифровых функциональных блоков СБИС
Проектирование элементной базы для космической и навигацион...
Проектирование элементов СБИС
Проектирование элементов памяти
Выборка по тематике: Методы логического синтеза и функционально-логического моделирования в САПР СБИС
Выбраны работы: с 2005 по 2018 год
В выборке - 66 работ
АВГДЗИКЛМОПРСУФХЭ
А 
 
Автоматизация проектирования топологии функциональных блоков заказных цифровых СБИС
Автоматизированное формирование тестов при характеризации цифровых ячеек с использованием веб-доступа
Алгебраические модели декомпозиции задачи отладки проектов цифровых систем с помощью моделирования
Алгоритм синтеза цифровых микросхем на основе разложения Э.Н. Гильберта
Анализ задержек в микроархитектурных моделях коммуникационных фабрик
Анализ помехоустойчивости цифровых схем с учётом логических ограничений
Анализ помех, влияющих на задержку, с помощью графа парных ограничений
В 
 
Верификация логических описаний комбинационных устройств
Верификация поведения цифровых устройств с помощью моделей высокого уровня
Временной анализ цифровых схем с учетом сложных логических корреляций
Г 
 
Генерация больших наборов логических функций для систем автоматизации проектирования цифровых интегральных схем
Д 
 
Декомпозиция булевых функций, заданных диаграммой двоичного выбора
Декомпозиция и минимизация диаграмм двоичного выбора для систем неполностью определенных булевых функций
Декомпозиция на основе универсальных систем функций и её применение при логическом и топологическом синтезе СБИС
З 
 
Запуск ОС Linux как этап функционального тестирования микропроцессоров
И 
 
Интеграция логического синтеза с привязкой к библиотеке в системе Integro
Интеграция логического синтеза с привязкой к библиотеке на основе универсальных систем функций и прямых методов обобщенного разложения
Интервальный статический временной анализ КМОП-схем с учетом логических корреляций
Использование параллельных вычислений при автоматизированном проектировании СБИС
Использование результатов характеризации реальных библиотек логических вентилей в статистическом временном анализе
Использование самосинхронной логики для снижения потребляемой мощности и повышения надёжности микропроцессоров
Исследование возможностей практического применения адиабатической логики для снижения потребляемой мощности СБИС
К 
 
Комплексная платформа функциональной верификации компании Mentor Graphics
Л 
 
Линейный синтез - новый подход к логическому проектированию k-значных цифровых структур
Линейный синтез k-значной цифровой элементной базы с токовыми логическими сигналами: принцип обобщения
Логико-временной анализ надежности цифровых СБИС с учетом эффектов деградации NBTI и HCI
М 
 
Масштабируемая макромодель диода с повышенной точностью моделирования
Метод анализа быстродействия вентилей с учетом одновременного переключения входов
Метод бинарно - векторного полиномиального разложения булевых функций
Метод оптимального свертывания схемы - эффективный подход для качественного решения неполиномиальных комбинаторных задач большой и сверхбольшой размерности в автоматизированном конструировании МЭА
Метод оценки пикового тока на логическом уровне с учетом одновременного переключения входов
Метод снижения статической мощности КМОП-схем на основе отключающих транзисторов с контролем быстродействия
Методы высокоуровневого и логического моделирования в САПР СБИС
Методы логико-временного анализа библиотечных элементов и блоков СБИС для перспективных технологий с вертикальным затвором транзистора
Методы разбиения логических схем для оптимизации решения задач проверки эквивалентности и функциональной коррекции схем
Методы статистического временного анализа цифровых схем
О 
 
Определение областей компетентности алгоритмов синтеза комбинационно-логических схем
Оптимизационные преобразования VHDL-моделей цифровых систем
Оптимизация двухуровневых логических схем с учетом энергопотребления
Оптимизация параметров микросхемы без изменения логического описания при технологических нормах 28нм
Особенности автоматизированного проектирования генераторов комбинаторного беспорядка
Особенности процессов обработки и передачи информации в вычислительных устройствах
Оценка энергопотребления КМОП-схем на базе VHDL-моделирования
П 
 
Параллельный алгоритм поиска критических путей и циклов в задаче статического временного анализа цифровых схем с последовательностной логикой
Перепроектирование ПЛИС на основе трансформации моделей
Подсистема САПР генерации функциональных блоков кодера/декодера сверточных турбокодов
Подсистема событийного анализа самосинхронных схем АСПЕКТ
Применение кластеризации при логическом синтезе
Применение VHDL моделей неполностью определенных булевых функций при проектировании цифровых схем
Принципы построения систем логического моделирования с учетом дестабилизирующих факторов
Принципы построения средств отладки рекуррентного вычислителя
Проектирование на программируемых логических интегральных схемах быстрых конечных автоматов
Проектирование регулярных схем с последовательными соединениями транзисторов
Р 
 
Распределенная система и алгоритмы поиска минимальных и близких к ним контактных схем для булевых функций от малого числа переменных
Расщепление внутренних состояний конечных автоматов для минимизации потребляемой мощности
С 
 
СиВер - система синтеза и верификации комбинационных логических схем
Синтез логических КМОП схем с пониженным энергопотреблением
Способ тестопригодного проектирования логических преобразователей
Средство автоматизированного тестирования вычислительного блока рекуррентного операционного устройства
Статистический анализ быстродействия с учетом реконвергенции проводящих путей и вариации фронтов
Статический временной анализ с обнаружением ложных проводящих путей на основе логических импликаций
У 
 
Ускорение направленного автоматического тестирования ПО в практике моделирования СБИС за счет сокращения обходов ветвей условных переходов
Ф 
 
Формирование высокоуровневых моделей цифровых ячеек с использованием веб-доступа
Функциональный метод анализа самосинхронных схем любого размера
Х 
 
Характеризация псевдодинамических элементов
Э 
 
Энергосберегающий синтез конечных автоматов на основе совмещенной структурной модели

Copyright © 2009-2018 ИППМ РАН. All Rights Reserved.

Разработка сайта - ИППМ РАН