Главная         Авторы   Статьи   Год проведения   Тематика   Организации        Конференция МЭС

Тематика

Листинг работ с разбиеним по тематике докладов. Нажмите на название работы для того, чтобы увидеть ее подробное описание. Выборку можно ограничить, указав диапазон годов проведения конференции, или выбрав одну конкретную тему.

Выбрать: с по год
 
Все темы

Генетические алгоритмы в САПР СБИС
Исследование магнитных свойств материалов
Клеточные автоматы
Методы высокоуровневого моделирования
Методы и алгоритмы автоматизации топологического проектиров...
Методы логического синтеза и функционально-логического моде...
Методы моделирования электрических характеристик СБИС
Методы приборно-технологического моделирования СБИС
Методы цифровой обработки информации и цифровые фильтры
Методы электро-теплового моделирования
Модели приборов для схемотехнического моделирования
Моделирование каналов передачи данных
Нетрадиционные вычислительные системы
Проблемы разработки АЦП
Проблемы разработки сенсорной микросхемотехники
Проектирование СБИС сигнальных процессоров
Проектирование аналоговых и смешанных функциональных блоков...
Проектирование микро-электромеханических систем
Проектирование помехоустойчивых систем
Проектирование приборов наноэлектроники
Проектирование приборов наноэлектроники на базе джозефсонов...
Проектирование радиационно-стойких СБИС
Проектирование систем на кристалле (СнК) и IP-блоков
Проектирование технологических процессов
Проектирование фотоприёмных СБИС
Проектирование цифровых функциональных блоков СБИС
Проектирование элементной базы для космической и навигацион...
Проектирование элементов СБИС
Проектирование элементов памяти
Выборка по тематике: Методы и алгоритмы автоматизации топологического проектирования
Выбраны работы: с 2005 по 2018 год
В выборке - 81 работа
CАБВГДЗИКЛМНОПРСТУЭ
C 
 
CELLERITY: Система автоматического синтеза топологии стандартных ячеек
А 
 
Автоматизация проектирования топологии функциональных блоков заказных цифровых СБИС
Автоматический вывод дополнительных ограничений на границах стандартных ячеек
Автоматический синтез топологии стандартных КМОП ячеек, основанный на повторном использовании размещения транзисторов и фрагментов трассировки
Адаптация в задачах проектирования топологии
Адаптивная процедура выбора ориентации модулей при планировании СБИС
Алгоритм генерации начальных разбиений для решения задачи сбалансированного разбиения гиперграфа
Алгоритм глобального размещения структурированных заказных схем
Алгоритм декомпозиции электронных схем с ячейками произвольной площади
Алгоритм исправления нарушений нанометровых топологических правил в СБИС после физического проектирования
Алгоритм межвентильного ресинтеза на транзисторном уровне для автоматизированного проектирования микроэлектронных схем
Алгоритм модификации топологии стандартных ячеек СБИС с целью учёта эффекта электромиграции
Алгоритм построения диаграммы Вороного для внутренней части замкнутого ортогонального полигона в метрике LҐ
Алгоритм размещения транзисторов стандартных ячеек
Алгоритм физического синтеза в блоки элементов с диффузией постоянной ширины
Алгоритмы пересчёта кратчайших путей в графе при изменении весов ребер
Алгоритмы эволюционного роевого интеллекта в решении задачи разбиения графа
Анализ влияния размещения стандартных элементов и конфигурации сетки питания на топологическое проектирование блока микропроцессора
Аналитический алгоритм глобального размещения структурированных схем с учетом временных задержек
Б 
 
Биоинспирированные методы планирования кристалла СБИС
В 
 
Вероятностная аппроксимация задачи размещения
Выбор оптимальных соединений в дереве с учетом задержек Эльмора
Г 
 
Генетический поиск при построении связывающих деревьев на этапе проектирования топологии СБИС
Гибридный биоинспирированный алгоритм формирования линеек стандартных ячеек при проектировании топологии СБИС
Глобальная маршрутизация с учетом временных ограничений и трассировочных ресурсов
Д 
 
Двухуровневая эволюционно-генетическая трассировка электрических цепей на графовой модели
З 
 
Задача вариации длин транзисторов в стандартной ячейке при многокритериальной оптимизации нанометровых СБИС
И 
 
Интерактивная система синтеза стандартных ячеек цифровых СБИС, использующая штрих-диаграммы
Использование задачи булевой выполнимости для трассировки стандартных ячеек промышленной библиотеки элементов
Исследование механизма разрыва и перетрассировки на этапе топологического синтеза в базисе реконфигурируемых систем на кристалле
К 
 
Когнитивная визуализация противоречий в задачах трансформации топологии СБИС для технологии двойного шаблона
Комплексный алгоритм трассировки коммутационного блока
Компоновка МЭС на основе итерационной кластеризации с учетом временных задержек
Компоновка МЭС на основе многоуровневого подхода
Л 
 
Легализация размещения стандартных ячеек как задача нелинейной оптимизации
Логический элемент сравнения для 65 нм КМОП селекторов ассоциативных запоминающих устройств
М 
 
Метод многоуровневых регулярных сеток для индексации геометрических данных
Метод построения ограничений для расширяемого набора технологических правил
Метод размещения блоков СБИС трехмерной интеграции
Методы проектирования заказных сложно-функциональных блоков в базисе элементов с регулярной топологической структурой в слоях поликремния и диффузии
Метод экстракции паразитных сопротивлений для раннего анализа цепей питания с нерегулярной топологией
Минимизация площади соединений с учетом эффекта электромиграции и падения напряжения на проводниках
Минимизация числа нежелательных топологий при проектировании стандартных ячеек
Многослойная глобальная трассировка методом коллективной адаптации
Н 
 
Начальное размещение логических ячеек интегральных схем с учетом важности цепей
О 
 
О дублировании элементов при компоновке СБИС
Определение и сравнение М-фактора для устройств с типом, определенным пользователем (GENERIC)
О применении динамически перестраиваемых диаграмм Вороного к контролю технологических правил
Оптимизация маршрута проектирования топологии высокопроизводительного блока по технологии 28нм
Оптимизация некоторых этапов маршрута проектирования процессора КОМДИВ64-РИО
Оптимизация расположения конденсаторов в ЦАП
Оптимизация регулярной сетки питания СБИС
Оптимизация форм и размеров проводников в процессе сжатия топологии
П 
 
Параллельный алгоритм трансформации слоя топологии субмикронных СБИС с произвольной геометрией для технологии двойного шаблона
Планирование кристалла СБИС с учетом энергопотребления
Планирование топологии СБИС в условиях ограничений методами нелинейной оптимизации
Повышение эффективности проектирования интегральных схем на ПЛИС с ограниченными трассировочными ресурсами
Подсистема планировки цепей в стандартных ячейках нано-метровых СБИС
Покрытие на основе методов роевого интеллекта
Построение графовых моделей в системах топологического проектирования СБИС с использованием диаграмм Вороного
Построение кратчайших связывающих соединений методом кристаллизации россыпи альтернатив
Процедуры канальной трассировки на основе гибридизации роевого интеллекта с генетическим поиском
Р 
 
Разбиение на основе многоуровневой параллельной эволюционной адаптации
Размещение логических ячеек интегральных схем с одновременным учетом быстродействия и теплового режима
Разработка алгоритма трехмерной компоновки СБИС на основе итерационной кластеризации
Разработка корпуса сложно-функциональной СБИС при выпуске малой серии микросхем
Разработка функциональной модели ППВМ по технологии single-driver c использованием среды Xilinx ISE
Результаты компьютерного моделирования решения задачи размещения элементов СБИС с учетом временных задержек
С 
 
Синтез блоков памяти с использованием представления правил в виде булевых функций от топологических объектов
Синтез топологии стандартных КМОП ячеек с учетом эффекта электромиграции
Система сжатия и миграции топологии стандартных ячеек
Сравнительный анализ элементов памяти и усилителей считывания для высокотемпературных СБИС ОЗУ
Структурные преобразования макроблоков СБИС путём перегруппировки их функционально однородных зон
Схемо-топологическое проектирование ячеек СБИС
Т 
 
Трассировка битовых элементов памяти с автоматическим построением ограничений на границах ячеек
Трассировка затворных соединений с размещением портов в стандартных ячейках нанометровых СБИС
У 
 
Улучшение топологии иерархических ячеек заказных суб-микронных СБИС для повышения выхода годных
Улучшение топологии стандартных ячеек субмикронных СБИС для повышения выхода годных
Усовершенствованные алгоритмы сравнения графов электрических схем
Э 
 
Эволюционная трассировка в канале на основе символьных представлений
Эвристики бессеточной доразводки непротрассированных цепей в коммутационном блоке

Copyright © 2009-2019 ИППМ РАН. All Rights Reserved.

Разработка сайта - ИППМ РАН