Главная         Авторы   Статьи   Год проведения   Тематика   Организации        Конференция МЭС

Архитектура быстродействующих конвейерных АЦП, оптимизированная под субмикронные технологии  

Авторы
 Агрич Ю.В.
 Лифшиц В.Б.
Год публикации
 2010
УДК
 621.382

Аннотация
 Представлена оптимизированная под субмикронные технологии флэш-конвейерная архитектура быстродействующих прецизионных КМОП АЦП с уменьшенным сигналом в конвейере и калибровкой. Входной флэш каскад включает параллельный АЦП, ЦАП с последовательным резистивным делителем и УВХ с двойной выборкой удвоенной разности входного сигнала и выхода ЦАП. Флэш каскад может работать с опорным напряжением и входным сигналом до напряжения питания. Конвейерный преобразователь использует 1,5-бит RSD каскады с уменьшенным опорным напряжением. Выходной сигнал флэш и RSD каскадов уменьшен для повышения быстродействия и снижения потребляемой мощности. Моделирование 12-бит АЦП по 180нм технологии показывает частоту выборки до 167МГц и энергию преобразования 200фДж/бит. Активная площадь кристалла 12-бит АЦП - 0,75мм2.
Ключевые слова
 Быстродействующий АЦП, флэш, конвейерный АЦП, УВХ, RSD-каскад, энергия преобразования на эффективный бит, FOM.
Ссылка на статью
 Агрич Ю.В., Лифшиц В.Б. Архитектура быстродействующих конвейерных АЦП, оптимизированная под субмикронные технологии // Проблемы разработки перспективных микро- и наноэлектронных систем - 2010. Сборник трудов / под общ. ред. академика А.Л.Стемпковского. М.:ИППМ РАН, 2010. С. 497-502.
Адрес статьи
 http://www.mes-conference.ru/data/year2010/papers/m10-136-76643.pdf

Copyright © 2009-2018 ИППМ РАН. All Rights Reserved.

Разработка сайта - ИППМ РАН