Главная         Авторы   Статьи   Год проведения   Тематика   Организации        Конференция МЭС

Отладка и тестирование моделей СБИС с использованием прототипов, реализованных на ПЛИС

Авторы
 Аряшев С.И.
 Корниленко А.В.
 Чекунов А.В.
Год публикации
 2005
УДК
 621.38

Аннотация
 При разработке сложных микросхем одной из основных и наиболее трудоемких задач является тестирование RTL модели микросхемы. Верификация должна быть максимально полной, иначе даже небольшая ошибка может привести к значительной потере времени и средств. Такая ситуация диктует необходимость не только тестирования в САПР, но и разработки прототипов для отладки в реальных условиях функционирования. В статье показаны способы функционального моделирования микросхемы в условиях, наиболее отражающих специфику функционирования реальной микросхемы. Показаны достоинства и недостатки различных способов и подходов к моделированию. Положительный эффект от описанного подхода был получен при разработке микросхемы графического ускорителя. Кроме того, в статье показана возможность разработки универсальных плат прототипов для отладки микросхем различного типа. Приведенные платы прототипов использовались для отладки микросхем графического ускорителя и микросхем процессоров общего назначения.
Ключевые слова
 модели СБИС, ПЛИС
Ссылка на статью
 Аряшев С.И., Корниленко А.В., Чекунов А.В. Отладка и тестирование моделей СБИС с использованием прототипов, реализованных на ПЛИС // Проблемы разработки перспективных микроэлектронных систем - 2005. Сборник научных трудов / под общ. ред. А.Л.Стемпковского. М.:ИППМ РАН, 2005. С. 275-280.
Адрес статьи
 http://www.mes-conference.ru/data/year2005/41.doc

Copyright © 2009-2018 ИППМ РАН. All Rights Reserved.

Разработка сайта - ИППМ РАН