Главная         Авторы   Статьи   Год проведения   Тематика   Организации        Конференция МЭС

Аппаратное ускорение цифрового моделирования  

Авторы
 Зайцев В.С.
Год публикации
 2014
УДК
 519.876.5

Аннотация
 Описывается один из возможных вариантов ускорения процесса моделирования цифровой синхронной интегральной схемы, за счет использования FPGA прототипа вместо ее HDL модели. Проводится обзор существующих решений такого рода, анализ производительности портов компьютера на предмет их использования при реализации бюджетного решения системы ускорения.
Ключевые слова
 FPGA прототип; SystemC; моделирование, COM-порт, LPT-порт, USB-порт
Ссылка на статью
 Зайцев В.С. Аппаратное ускорение цифрового моделирования // Проблемы разработки перспективных микро- и наноэлектронных систем - 2014. Сборник трудов / под общ. ред. академика РАН А.Л. Стемпковского. М.: ИППМ РАН, 2014. Часть2. С. 81-84.
Адрес статьи
 http://www.mes-conference.ru/data/year2014/pdf/D150.pdf

Copyright © 2009-2018 ИППМ РАН. All Rights Reserved.

Разработка сайта - ИППМ РАН