Главная         Авторы   Статьи   Год проведения   Тематика   Организации        Конференция МЭС

Метод оптимизации быстродействия ПЛИС на микроархитектурном уровне с помощью механизма конвейеризации  

Авторы
 Железников Д.А.
 Лялинский А.А.
Год публикации
 2016
УДК
 621.3.049.771.14

Аннотация
 Представлен метод оптимизации быстродействия комбинационных схем проектируемых на ПЛИС с помощью механизма конвейеризации. В методе используется построение временного графа с помощью статического временного анализа, а также поиск критического пути с помощью алгоритма Киркпатрика. Метод основывается на итерационной вставке дополнительных регистров с уменьшения длины критических путей на временном графе и достижения заданной рабочей частоты. Метод ориентирован на практическое использование, и может быть включен в общий маршрут проектирования цифровых схем на FPGA. Описан алгоритм использования метода и приведен практический пример.
Ключевые слова
 программируемые логические интегральные схемы, FPGA, комбинационная логика, автоматизация проектирования, конвейеризация.
Ссылка на статью
 Железников Д.А., Лялинский А.А. Метод оптимизации быстродействия ПЛИС на микроархитектурном уровне с помощью механизма конвейеризации // Проблемы разработки перспективных микро- и наноэлектронных систем (МЭС). 2016. № 3. С. 206-211.
Адрес статьи
 http://www.mes-conference.ru/data/year2016/pdf/D131.pdf

Copyright © 2009-2018 ИППМ РАН. All Rights Reserved.

Разработка сайта - ИППМ РАН